

[반도체]

김영건

younggun.kim.a@miraeeasset.com

정세훈

sehoon.jung@miraeeasset.com

비중확대/유지

반도체

ISSCC 2026 리뷰

반도체 분야 3대 학회 ISSCC 2026 성료

당사는 2/15 ~ 19 동안 진행된 반도체 분야 3대 학회 중 하나인 'ISSCC 2026'에 참석했다. 총 12개의 분야에서 채택된 257개의 논문이 발표되었다. 국내 기업은 삼성전자, SK하이닉스, 글로벌 기업 중에서는 엔비디아 등의 논문이 채택되었다. 국내 AI 반도체 스타트업 가운데서는 모빌린트와 리벨리온의 논문이 채택되었다.

요소 기술의 총합이 최종 제품의 성능과 품질로 이어지는 반도체 산업의 특성상 개별 기술에 대해 가치평가를 하는 것은 어려운 일이다. 다만, 기술과 경쟁이 극단에 달한 현시점 반도체 분야에서도 기술의 진보가 계속되고 있음을 확인했으며, 성장과 실적으로 이어질 것에 대한 기대를 갖게 할 만한 성과들이 다수 발표되었다.

메모리 반도체 업종 동향: 메모리 가격 강세 장기화 가능성

26년 DRAM과 NAND의 수요 B/G는 각각 24.8%, 14.8%로 견조하다. 그러나, 서버 및 AI항을 제외한 컨슈머 응용으로 한정하면 각각 8.8%, -5.3%로 제한적일 것으로 전망된다. 26년 Capex는 수요 증가율과 공정 고도화에 따른 자본 집약도 (Capital Intensity)를 고려하면 충분한 규모가 아니다.

공급이 충분치 않은 상황에서 컨슈머 생산 감소로 인해 메모리 수요 양극화가 일어나고 있다. 27년 빅테크들의 인프라 투자 강도가 약해진다 하더라도 가격 안정화에 따른 컨슈머 대기 수요가 상존하고 있다는 판단이다. DRAM, NAND 공히 27년까지는 공급 과잉전환 가능성은 낮을 것으로 예상된다.

현재 높아져 있는 메모리 가격대가 큰 조정 없이 유지될 것으로 전망하는 이유는 수요의 양극화 때문이다. 현재 데이터센터항과 컨슈머항의 극심한 수요 양극화가 진행되고 있다. 메모리에서 서버항-모바일항 DRAM의 수요 B/G 격차는 27.0%pt, NAND에서 74.2%pt로 역대 최대다.

수요 격차가 과도하게 크다는 것은 비주도 응용의 재고가 쌓일 수 없다는 것이며, 주도 응용의 둔화기에 비주도의 둔화가 동반되며 가격대가 급락할 가능성이 낮다는 의미다. 설령 일부 빅테크의 수요 감소나 공급량 증가에 따른 가격이 안정화된다고 하더라도 이는 곧 컨슈머의 재고 비축 수요로 이어져 가격을 지지할 가능성이 높다.

투자 의견: 삼성전자, SK하이닉스 실적 및 기술 경쟁력 기반 매수

삼성전자에 대한 목표주가를 27.5만원(기존 24.7만원)으로 11.3% 상향한다. 1Q26 OP 37조원(QoQ +86.2%), 26년 OP 227조원(YoY +419%)으로 추정한다.

SK하이닉스에 대한 목표주가를 154만원(기존 137만원)으로 12.4% 상향한다. 1Q26 OP 30.4조원(QoQ +58.4%), 26년 OP 185조원(YoY +292%) 추정한다.

CONTENTS

주요 기업 발제 리뷰	3
삼성전자 HBM4	3
삼성전자 4F ² DRAM	7
SK하이닉스 GDDR7	11
삼성전자 LPDDR6	14
SK하이닉스 LPDDR6	17
샌디스크 332단 QLC NAND	20
AMD MI355X GPU	23
엔비디아 GB10 & DGX Spark	26
마이크로소프트 MAIA 200	28
한국 AI 스타트업 발제	30
모빌린트	30
리벨리온	35
메모리 업종 전망	39
메모리 반도체 수급 동향	39
메모리 가격전망	46
Global Company Analysis	49
삼성전자	50
SK하이닉스	60


주요 기업 발제 리뷰

삼성전자 HBM4

삼성전자는 HBM4을 공개했다. 12단 적층 기준 36GB 용량으로 전작인 HBM3E와 동일하다. 코어 다이는 기존의 4세대에서 6세대(1c) 10nm급 DRAM 공정으로 전환했고, 베이스 다이는 4nm FinFET 로직 공정을 적용했다. I/O 수는 2,048개, 채널 수도 32개로 각 두배 증가했다. 그 결과 핀당 최대 13Gb/s, 칩당 3.3TB/s로 2.6배 대역폭 확장을 구현했다.

동작 전압도 낮췄다. VDDC(DRAM 내부 동작전압)는 1.1V에서 1.05V로 약 5% 낮아졌다. VDDQ(외부 GPU와 데이터를 주고받는 I/O 전압)는 1.1V에서 0.75V로 약 32% 감소시켰다. 데이터 속도는 상승했지만 I/O 전압은 크게 낮아졌다. 속도 향상과 전력 효율 개선이 동시에 제시되었다. 이러한 개발 과정에서 크게 세가지 과제와 개선점을 제시했다.

그림 1. 삼성전자 HBM4 다이



자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

그림 2. 삼성전자 HBM 세대별 스펙 비교

Generation	HBM3E	HBM4
Process	C&B-Die: 4 th Gen 10nm DRAM	C-Die: 6 th Gen 10nm DRAM B-Die: 4nm Fin-FET
Supply Voltage	VDDC=1.1V, VDDQ=1.1V VDDQL=0.4V, VPPE=1.8V	VDDC=1.05V, VDDQ=0.75V VDDQL=0.4V, VPPE=1.8V
Max Data Rate	10.0Gb/s/pin	13.0Gb/s/pin
Organization	16 channel x 2PCH X 32I/O	32 channel x 2PCH X 32I/O
Bandwidth	1.3 TB/s per Cube	3.3 TB/s per Cube
Max Density	24Gb x 16-High = 48GB	24Gb x 12-High = 36GB
Microbump ballmap	7.08 mm x 8.82 mm	10.77 mm x 8.82 mm
Microbump pitch	96 μm x 110 μm	70 μm x 110μm
Chip Size	11 mm x 11 mm	12.8 mm x 11 mm

자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터


첫 번째 과제는 적층 구조에서 발생하는 지연 변동(Delay Variation)이다. 컨트롤러가 각 DRAM에 연속으로 읽기(Read) 명령을 내릴 때 필요한 최소한의 시간을 tCCDR(CAS to CAS Delay for Read)라 하는데, 적층된 각 DRAM은 TSV 공정과 배선 차이로 인해 동일한 신호가 각각 도달하는 시간이 미세하게 달라지게 되는 현상이다.

이 편차가 클수록 시간 격차의 안전 마진을 늘려야 하며, 그 결과 실효 대역폭이 제한된다. 이에 삼성은 DQ(데이터) TSV 수를 두 배로 확대해 두개의 DQ가 독립된 TSV를 사용하도록 변경했다. DQ TSV 수를 두 배로 늘리기 위해 TSV 피치를 줄이고 직경을 축소했다고 설명했다. 이는 고주파 대응을 위한 설계이지만, 동시에 타이밍 관리 난이도를 높인다.

이를 해결하기 위해, 코어 다이에 채널별로 TSV RDQS(데이터 읽기 샘플링 기준 신호)의 시간 지연을 측정하고 자동으로 보정하는 회로를 적용했다. 여기에 ABB(Adaptive Body Bias)라는 제어를 추가해 지연 변동을 추가적으로 축소했다. 이 기법을 통해 tCCDR 조건에서 허용 가능한 동작 속도를 기존 대비 유의미하게 개선했다고 보고했다.

그림 3. 두개의 DQ가 독립된 TSV를 사용하도록 변경

TSV DATA Window Expansion Strategy




- TCCDR margin improvement required for bandwidth enhancement
- TCCDR improvement via 2 x DQ TSVs and Core-Die bias control
 - ABB (Adaptive Body Bias) control

자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

그림 4. RDQS 시간 지연을 측정하고 자동으로 보정하는 회로를 적용

Comparison DQ TSV & ABB Effect



- TSV data window enhancement by 2x
- Inter Core-Die variation reduction using ABB

자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터


두 번째 과제는 고속 동작에서의 지터(Jitter)와 4상(Phase) 위상 정렬 문제다. 지터는 신호 전환 시점이 미세하게 흔들리는 현상으로, 데이터 판독 여유 구간을 축소시킨다. 삼성은 쓰기 기준 신호에 4상 분할 구조를 적용했다. 이는 13Gb/s급 데이터를 단일 고주파로 처리하지 않고, 내부 동작 주파수를 1/4로 낮춰 전력과 신호 부담을 완화하기 위한 설계다.

그러나 4상 구조에서는 네 위상이 정확히 90도 간격을 유지해야 한다. 네 위상 간 발생하는 시간 차이(Skew)가 커지면 일부 위상 구간이 축소되어 데이터 안정성이 저하된다. 삼성은 HBM4 WDQS 경로에 On-Die로 4상 Skew 모니터링 및 자동 보정 회로를 통합했다. 그 결과, 10Gb/s CoW 패키지 평가에서 RDQS 지터가 10.6ps에서 4.5ps로 감소했다.

HBM3E에서는 이러한 Skew 이슈가 최종 SiP 단계에서 발견되는 경우가 있었으며, 이는 고비용 패키징 이후 수율 손실로 이어질 수 있었다. 그러나 금번 개선으로 웨이퍼 단계에서 허용 범위를 초과한 다이를 조기 선별할 수 있도록 했다. 이는 고속 동작 안정성 확보와 동시에 제조 수율 및 테스트 효율을 개선하는 전략으로 해석된다.

그림 5. 웨이퍼 단계에서 허용 범위를 초과한 다이를 조기 선별

Wafer-Level WDQS 4-Phase Skew Screening



- **Challenge:** In the proposed quarter-rate PHY, 4Φ skew directly degrades data eye margin
- **Strategy:** Enable skew outlier screening from Base-Die, preventing costly yield loss at the downstream assembly

자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

세 번째 과제는 HBM 회로 테스트의 한계다. HBM과 같은 고용량 메모리는 외부 테스트로는 모든 조건을 검증하기 어렵기 때문에 베이스 다이에 MBIST(Memory Built In Self Test)라는 자가 테스트 회로를 내장해 칩 내부 로직이 자체적으로 읽기/쓰기 동작을 생성해 메모리 셀과 인터페이스를 스스로 검증하는 구조를 필수적으로 채택한다.

그러나 HBM3E까지는 베이스 다이가 DRAM 공정 기반으로 구현되기 때문에 MBIST의 면적과 전력 한계로 테스트 패턴은 사전에 정의된 수준으로 제한되었다. 복잡한 명령 조합이나 고속 조건에서의 타이밍 검증에는 한계가 있었다. 특히 서로 다른 DRAM 사이에서의 형성되는 tCCDR과 같은 고속 타이밍 파라미터를 충분히 검증하기 어려웠다.

HBM4부터 삼성은 베이스 다이를 4nm 로직 공정으로 전환하면서 고집적 회로 구현이 가능 해졌으며, 완전 프로그램 가능한 Fully-PMBIST(Programmable MBIST)를 탑재하게 되었다. 이를 통해 고속 환경에서의 복잡한 테스트 시나리오를 HBM 내부에서 구현해 고 객사 탑재 후공정(CoW, SiP) 이전에 불량을 선별할 수 있게 되었다.

Fully-PMBIST 구현은 RDQS 자동 보정이나 2×DQ TSV 구조 등으로 확보한 tCCDR 마진을 검증할 수 있는 체계를 갖추었다는 점에서 유의미하다. 향후 더 높은 속도 구간과 16단 이상 적층 구조로 확장할 수 있는 기술 기반을 확보했다는 의미도 있다. 발표 현장에서는 16단 성공여부에 대한 질문도 제기되었고, 이미 준비되었다는 연구진의 답변이 있었다.


그림 6. 삼성전자 HBM 세대별 MBIST 적용 차이

Category	HBM3E MBIST	HBM4 PMBIST
Max. data rate / pin	9.2Gbps	12Gbps
Interface	IEEE1500	IEEE1500
Program size	Max 2272 bit	Max 512K bit
Pattern type	Pre-defined	Programmable
Address programmability	Fixed Loop Sequences	Flexible Loop Sequences

자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

그림 7. 삼성전자 HBM4 Shmoo plot

Experimental Results - tCK Shmoo



■ 13Gbps data rate at 1.25V & 0.85V (11.8Gbps at 1.05V & 0.75V)

자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터


삼성전자 4F² DRAM

AI 및 고성능 컴퓨팅 환경에서는 데이터 속도는 계속 증가해야 하고, 동시에 비트당 에너지는 감소해야 한다. 삼성전자가 제시한 로드맵에 따르면, DDR DRAM 기준으로 현재 핀당 속도는 7Gb/s, 비트당 에너지 소모는 3pJ 수준인데 2030년까지 각 10Gb/s, 2pJ로 모두 50%가량 개선되어야 한다. 이를 위해서는 DRAM의 구조가 계속 미세화 되어야 한다.

그러나 지금까지 업계는 DRAM 미세화를 위해 2차원 평면 기반의 구조를 개선해왔지만, 트랜지스터의 소스(Source)와 드레인(Drain)이 너무 가까워져 신호가 누설되어 버리는 단 채널 효과(Short Channel Effect)와 Capacitor의 저장 용량(CS) 축소로 인한 데이터 유지 한계, 그리고 CBL/CS 비율 증가로 인한 읽기 마진 저하 문제 등이 점점 심화되고 있다.

이에 DRAM 업계에서는 향후 대안으로 채널을 수직으로 형성하여 소스와 드레인을 상하로 배치하는 3차원 구조인 VCT(Vertical Channel Transistor)를 논의해 왔으며, 삼성전자는 이번 논문 발표에서 공식화했다. VCT 구조에서는 게이트 길이가 수직 방향으로 형성되므로 평면적 증가 없이 채널 길이를 임의로 늘려 단채널 효과를 완화할 수 있다.



그림 8. DRAM 핀당 속도 및 에너지 소비량 로드맵



자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

그림 9. DRAM CBL/CS 비율 증가로 인한 읽기 마진 저하 문제

Challenges



$$\text{Read-out capability} = \frac{V_{\text{CELL}} - V_{\text{BL}}}{C_{\text{BL}}/C_s}$$

- Device scaling inherently reduces the capacitance
- Reliable data retention is challenging


자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

또한, Cell Capacitor와 비트라인이 공간적으로 분리되어 비트라인의 기생 Capacitance (CBL)로부터의 영향을 줄일 수 있어 읽기 마진 저하를 방지할 수 있다. 또한 인접 워드라인이 반복적으로 동작할 때 인접 워드라인에 누설을 유발하는 로우 해머(Row-Hammer) 현상에 대해서도 2차원 구조에 비해 상대적으로 내성이 있다.

무엇보다, VCT 구조를 적용할 경우 트랜지스터와 Capacitor가 차지하는 평면적이 기존 6F2(3Fx2F)에서 4F2(2Fx2F)로 이론상 30%가량의 면적 감소를 구현할 수 있게 된다 (F는 실제 길이 수치가 아닌 통상적 길이의 개념). 삼성은 VCT 적용으로 기존 방식 대비 20% 이상의 Gross Die 증가 효과를 제공한다고 제시하고 있다.


그러나 VCT 구조는 지금과 같이 단일 웨이퍼 위에서 Capacitor와 워드라인의 하부에 매립 형태로 구현하는 것이 공정상 어려움이 크다. 이를 극복하기 위해 제안된 것이 COP(Cell Over Peri) 아키텍처이다. COP는 경우에 따라 PUC(Peri Under Cell)라고도 하며 Cell 웨이퍼와 Peri 웨이퍼를 따로 제작 후 Wafer to Wafer 본딩으로 하나로 연결하는 방식이다.

그림 10. 6F2 DRAM, 4F2 DRAM 면적 비교



자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

그림 11. 삼성전자 4F2 DRAM 본딩 구조



자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

COP 구조에서는 상부 웨이퍼에는 Capacitor 등 셀 어레이(Cell Array) 부분만 형성하고, 하부 Peri 웨이퍼에는 BLSA(Bit Line Sense Amplifier)와 SWD(Sub Word line Driver) 등 코어 및 주변 회로를 배치한다. 삼성은 두 웨이퍼를 사이에 Bump 형성 없이 직접 접촉시키는 Hybrid Cu Bonding(HCB)을 통해 연결했다.


HCB 기술은 이미 CMOS 이미지 센서와 NAND에 상용화되어 있으며, 이번 프로토타입에서는 약 300nm 수준의 본딩 피치를 구현했다고 발표했다. 참고로, 현재 NAND에 적용된 HCB는 700nm 대의 피치이며, 최근 차세대 HBM에 적용 여부가 거론중인 HCB의 경우 수천nm 대의 피치다. 그만큼 VCT DRAM용 HCB는 고난이도의 기술을 요한다.

뿐만 아니라, 셀과 코어 회로를 연결하기 위해 수백만 개 이상의 인터커넥트가 필요한데, 이를 줄이기 위해 삼성전자는 회로 수준의 최적화를 제안했다. SWD 구조를 NOR 타입으로 변경해 입력 신호 수를 75% 줄이고, 비트라인 2개당 1개의 CSL(비트라인 선택 라인)을 공유하도록 설계해 수를 50% 감소시켰다.

그림 12. NAND 하이브리드본딩 적용 예시

Vertical architecture: Hybrid Cu bonding


[Process flow of bonding NAND flash memory]



자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

그림 13. DRAM W2W 본딩에 수백만 개 이상의 인터커넥트가 필요

Drawbacks



The number of Intra-wafer interconnections	The number of BL signals	The number of WL signals	Total signal
DRAM	17.8M	11M	28.8M
Flash	0.26M	0.89M	1.15M

- Intra-wafer signals consume approximately 30% of routing
- Need to reduce interconnection on array

자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터


삼성의 4F2 16Gb DRAM 샘플은 10nm급 공정에서 제작되었다. 다만, 이미지상 일부 Peri 회로가 남아있다. 이에 대한 타 연구자들의 질의에 대해서는 아직은 프로토타입 단계 인 관계로 모든 회로를 무리하게 오버랩하기보다는, 우선적으로 코어 회로 중심으로 COP 구조를 적용해 구조적 가능성을 검증하는 데 초점을 맞추었음을 밝혔다.

NAND에 비해 월등히 고속으로 작동하는 DRAM의 특성상 신호 경로가 복잡해지면 RC delay 효과에 의해 읽기 및 쓰기 속도를 저하시킬 수 있다. 또한, RC 관리를 위해 회로를 세그먼트 별로 나누어 관리하게 되는데, 각 세그먼트 구간마다 신호 무결성과 타이밍을 관리해야 하기 위해서는 주변 회로를 전부 동일하게 겹치는 것에 제약이 남아있다.

성능 면에서는 온도에 따른 쓰기 특성 측정 결과, -25°C에서 95°C 대비 실패 비트 수가 증가하는 경향이 있었으나 수리 가능한 수준이었음을 언급했다. 데이터 유지 특성 측정에서는 VCT 기반 구조에서 일부(0 상태) 더 취약한 특성을 보였다. 그럼에도 전체 retention time 대비 실패 비트 수는 기존 DRAM과 유사한 수준으로 나타났다.

그림 14. 삼성전자 4F2 DRAM 다이

Chip photo. and array configuration summary




Density	16 Gb, 32 Bank
Cell/BL per unit array	1296 Cell/BL
Cell/WL per unit array	1024 Cell/WL

- 16Gb DRAM is fabricated in a 10nm DRAM process
- Array size is 1296cell/BL and 1056Cell/WL

자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

그림 15. 삼성전자 6F2, 4F2 DRAM Retention fail 비교

Measurement results – Data retention



- Data '0' is more susceptible due to the floating-body effect
- Overall quantity of failed bits are comparable

자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터


SK하이닉스 GDDR7

SK하이닉스는 1c nm 공정 기반 24Gb GDDR7 DRAM을 공개했다. GDDR7은 48Gb/s 속도를 달성했으며, 2CH 모드의 구조적 속도 저하를 극복하고 고속 PAM3 신호 무결성과 4상 클럭 위상 오차를 개선하며, 서버급 RAS(Reliability, Availability, Serviceability) 기능과 저전압 고효율 동작을 동시에 실현한 제품으로 발표되었다.

현재 고성능 학습(Training) 영역에서는 HBM이 사실상 표준으로 자리 잡았지만, TSV와 인터포저 기반 패키징으로 인해 제반 비용이 높다는 한계가 있다. 반면 중급 서버나 온디바이스 AI 추론 시장에서는 성능 대비 비용 효율이 더욱 중요하며, 이 영역에서 GDDR7은 고속 특성과 상대적으로 낮은 시스템 비용을 동시에 만족할 수 있는 대안으로 주목받고 있다.

AI 응용에서 중요한 요소는 대역폭뿐 아니라 메모리 밀도이다. GDDR7은 2채널(2CH) 모드를 통해 인접 채널을 묶어 채널당 용량을 두 배로 늘릴 수 있도록 설계되었는데, 이는 새로운 대용량 DRAM을 별도로 개발하는 것보다 비용과 시간을 절감할 수 있는 현실적인 접근이다. 그러나 기존 구조에서는 2CH 모드 적용 시 속도가 느려지는 구조적 문제가 있다.


그림 16. SK하이닉스 GDDR7 DRAM 다이



자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

그림 17. GDDR7 DRAM 2CH 약점

Cost-Effective High-Density Solution (2CH mode)




자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

기존 아키텍처에서는 인접 채널을 연결하는 GIO(Global I/O) 버스(배선)가 CA(Command 및 Address) 영역을 가로질러 배치되어 있었고, 이로 인해 지연이 발생했다. 특히 B채널의 데이터가 A채널 영역으로 전달될 때 도메인 크로싱 문제가 생기며 tAA(Access time)가 증가하고, 속도가 높아질수록 대규모 GIO 전송의 신뢰성을 확보하기가 어려워졌다.

이를 해결하기 위해 SK하이닉스는 Center-GIO 아키텍처를 제시했다. 이 구조에서는 GIO 배선을 두 인접 채널의 중앙에 배치하고, 4CH/2CH 전환을 담당하는 MUX(Multiplexer)도 중앙에 위치시킨다. 대신 CA 회로는 DRAM 가장자리로 이동하여 중앙에 공간을 확보했다. 이와 같은 대칭 구조를 통해 4CH와 2CH 모드에서의 tAA 차이를 거의 제거했다.


그러나 중앙형 GIO 배치는 데이터 경로의 버스 혼잡을 야기했다. 특히 NRZ와 PAM3를 모두 지원하는 듀얼 모드 구조에서, PAM3 인코더와 디코더 인근에서 GIO 혼잡이 심화되었다. 이를 해결하기 위해 듀얼 모드 MUX를 별도로 두지 않고 PAM3 인코더/디코더 내부에 임베디드 형태로 통합하였으며, 그 결과 GIO 버스 혼잡을 17.9% 감소시켰다.

그림 18. SK하이닉스 GDDR7 DRAM Center-GIO 아키텍처



자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

그림 19. 듀얼 모드 MUX를 PAM3 인코더/디코더 내부에 임베디드 형태로 통합



자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

Center-GIO 구조의 또 다른 중요한 장점은 클럭 경로의 물리적 단축이다. 기존 구조에서는 글로벌 클럭 회로와 로컬 DQ 유닛 블록 사이에 물리적 간격이 존재해 클럭 분배 경로가 길어졌고, 이는 대역폭 저하와 노이즈 문제를 야기했다. GIO의 중앙 배치를 통해 이 간격이 제거되면서 클럭 분배 경로 길이가 약 20% 감소하였고, 대역폭이 15% 향상되었다.


신뢰성 측면에서는 서버 환경을 고려한 다양한 RAS 기능이 구현되었다. CA 입력에는 보정 회로(1-tap DFE)가 추가되어 GDDR6 대비 두 배로 증가한 CA 속도에서도 신호 확보의 안정성(Eye Opening)을 확보했다. 또한 GDDR7 최초로 On-Die ECC가 적용되어 272비트 데이터에 대해 1비트 오류 100% 정정, 랜덤 2비트 이상 오류 검출 능력을 탑재했다.

전력 효율을 위해 저전압 모드(LVDDQ)도 지원한다. 정상 모드에서 1.2V 공급 시 장비의 측정 한계를 초과하는 48Gb/s를 달성했으며, VDD=1.05V/VDDQ=0.9V 조건에서는 30.3Gb/s를 구현했다. 전력 측정 결과, 읽기와 쓰기 동작에서 각각 7.4%, 19.3%의 에너지 효율 개선이 이루어졌고, 저전압 모드 적용 시에는 각각 31%, 25.4%까지 개선되었다.

그림 20. Center-GIO 구조 클럭 경로의 물리적 단축




그림 21. SK하이닉스 GDDR7 서버 환경을 고려한 RAS 기능



자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터


자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

그림 22. SK하이닉스 GDDR7 Shmoo plot



자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

그림 23. SK하이닉스 GDDR7 저전압 모드 전력 절감



자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

삼성전자 LPDDR6

삼성전자는 10nm급 공정을 기반으로 한 16Gb LPDDR6 DRAM을 공개했으며, 1.025V 조건에서 최대 14.4Gb/s까지 달성했다. 본 설계는 JEDEC 표준인 Wide-NRZ 기반에서 VDD2D 중심의 저전력 아키텍처, RDL 기반 배선 최적화, pseudo-CA DFE, PRAC 기반 Row-hammer 대응, 그리고 Dedicated metadata 지원 등을 구현했다.

삼성전자가 제시하는 아키텍처는 Sub-channel당 16 bank 구조를 유지하며, Normal mode(X24)와 Efficiency mode(X12)를 지원한다. Efficiency mode에서는 Secondary sub-channel의 일부 회로를 Power down하여 전력을 절감한다. 특히 고속 동작 영역에서는 VDD2C를 DQ/CA의 주파수 민감 경로에만 제한적으로 사용하도록 했다.

대부분의 코어 및 주변 회로는 초저전압 VDD2D(0.875V)에서 동작하도록 설계했으며, 이를 통해 동일 대역폭 기준 LPDDR5 대비 읽기 전력 27%, 쓰기 전력 22% 감소를 달성하였다. 또한 실제 사용 환경에서 3.2Gb/s 이하 속도가 가장 오래 사용되는 영역임을 고려하여 I/O 회로에 저속 저전력 경로를 별도로 구성하였다.

그림 24. LPDDR6 Efficiency mode 일부 회로 Power down




자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

그림 25. 코어 및 주변 회로는 초저전압 VDD2D(0.875V)에서 동작하도록 설계

■ Extensive use of ultra-low VDD2D (0.875V) for core & peripherals

- VDD2C (1.0V) limited to frequency-critical DQ/CA paths
- Robust WCK-to-CK synchronization across voltage domains




자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

DQ I/O Power switching 기법을 통해 3.2Gb/s에서 IDD4R(Burst 읽기 전류) 9%, IDD4R(Burst 쓰기 전류) 5% 감소를 달성하였으며, 추가적인 Low-power path 적용으로 IDD2N(대기모드 소비 전류)과 IDD4R을 각각 12%, 3% 더 절감하였다. 이는 단순 최고 속도뿐 아니라 실사용 구간 최적화에 초점을 둔 설계 철학을 보여준다.

신호 경로 측면에서는 RDL(재배선층)을 활용한 DQ/CA 배치를 통해 WCK/CK 트리 길이를 각각 40%/50% 단축했다. 그 결과 WCK to DQ AC 파라미터의 전압 및 온도 변동이 감소해 Eye margin이 개선되었고, CK 경로의 CA to CA 시간차 감소로 Rank margin이 향상되었다. 물리적 배선 길이 단축이 타이밍 마진과 신뢰성 개선으로 직결되었다.

CA 신호의 고속화를 위해 1-tap pseudo-DFE(Decision Feedback Equalizer)가 적용되었다. Main cursor(현재 신호)와 Feedback decision(직전 비트 기반 보정 신호) 간의 타이밍 불일치를 보정함으로써 CA 주파수 증가에 대해 Timing margin을 확보할 수 있게 했다. 이는 데이터 경로뿐 아니라 명령 경로까지 고속화 된 LPDDR6 특성을 반영한 설계이다.

그림 26. DQ I/O Power switching 기법 및 Low-power path 적용




자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

그림 27. DQ/CA 배치를 통한 WCK/CK 트리 길이 단축

■ RDL shortens lengths of WCK/CK tree by 40% / 50%

- Need balance between insertion loss and crosstalk
- WCK tree : V/T var. of WCK2DQ AC parameter ↓ → improvement of eye margin
- CK tree : CA-to-CA skew ↓ → improvement of rank margin



자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터


신뢰성 측면에서는 PRAC(Per-Row Activation Counting)가 도입되었다. PRAC는 행 단위 활성화 횟수를 직접 카운트하여 Row-hammer를 탐지하고 완화하는 구조다. ACT-WR-PRE 및 ACT-RD-PRE 패턴에서 tACU(Activation Counter Update Time)를 최소화하여 기존 tWR을 유지하도록 설계함으로써 성능 손실 없이 Hammer를 완화했다.

또한 System Metadata(데이터에 대한 데이터) 기능이 추가되었다. 각 Bank당 32B Metadata register를 갖고, Column address 0x3C~0x3F를 메타 영역으로 할당하였다. 전체 패킷은 36B로 구성되며, 32B Normal data + 2B Metadata + 2B DBI/Link-ECC로 구성된다. Metadata는 Peri의 Register와 Array 내 Carved-out cell에 저장된다.

실측 결과로는 tCK-VDD2C shmoo에서 JEDEC 최소 전압 0.97V에서 12.8Gb/s 동작을 확인하였으며, 1.025V에서 최대 14.4Gb/s까지 동작 가능함을 입증하였다. 12.8Gb/s 조건에서 읽기 margin은 54ps(0.69UI), 150mV, 쓰기 margin은 56ps(0.72UI), 160mV를 확보하였다.

그림 28. 삼성전자 LPDDR6 16Gb 다이


■ 16Gb DRAM micrograph in a 10nm-class DRAM process



Process	10-nm Class DRAM Process
Supply Voltage	VDD2C=1.0V / VDD2D=0.875V
Speed	12.8Gb/s
Package Type	1295B FBGA
Density	16Gb
Chip Size	44.5mm ² / die


자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

그림 29. 삼성전자 LPDDR6 16Gb Shmoo plot



자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

그림 30. 삼성전자 LPDDR6 16Gb Eye margin



자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

SK하이닉스 LPDDR6

SK하이닉스는 1c nm DRAM 공정 기반 16Gb LPDDR6 DRAM을 공개했으며, 코어 로직 전압(VDD2C) 1.025V 및 코어 셀 전압(VDD2D) 0.875V 조건에서 최대 14.4Gb/s/pin의 데이터 전송 속도를 달성했다. 그러나 속도의 급격한 증가는 WCK(Write Clock) 지터 증가, CA 인터페이스의 고주파 동작에 따른 전력 증가 등 주요 설계 과제를 동반한다.


SK하이닉스의 LPDDR6는 듀얼 서브채널 구조를 채택하여 각 서브채널이 독립적인 제어 블록을 갖도록 설계되었다. 특히 전력 절감을 위해 Efficiency Mode를 도입했다. 기존 Normal Mode(2x6.4Gb/s) 대신 단일 서브채널을 12.8Gb/s로 동작시키는 방식으로 IDD2N(대기모드 소비 전류)을 12.7%, IDD4R(Burst 읽기 전류)을 18.9% 감소시켰다.

고속 동작에서 가장 중요한 문제는 WCK 분배 네트워크의 지터 문제이다. 다수의 DQ 라인으로 인한 부하 전류 변동과 주파수 의존적 전류 변화는 WCK 지연 변동을 유발하며, 특히 읽기 동작에서 민감도가 높다. 이를 해결하기 위해 WCK 전원 경로에 전용 LDO(소형 전압 조절기)를 삽입해 전력 효율을 유지하면서 WCK 지터를 효과적으로 저감했다.

그림 31. SK하이닉스 LPDDR6 16Gb 다이


Chip Micrograph

Product	LPDDR6
Process	1c nm DRAM
Density	16Gb
Max Data Rate	14.4Gb/s/pin
Supply Voltage	VDD2C 1.025V
	VDD2D 0.875V
	VDDQ 0.5V
Package	1295 Ball POP X24 4-Channel



자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터


그림 32. SK하이닉스의 LPDDR6는 듀얼 서브채널 구조



자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

그림 33. 듀얼 서브채널 구조 전력 절감

Comparison of Power Efficiency



자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터



LPDDR6의 CA 동작 주파수는 약 3.6GHz로, LPDDR5 대비 약 3배 증가했다. 이에 따라 모드 레지스터 속도 설정에 기반한 가변 CA 버퍼 구조를 도입하여 동작 속도에 최적화된 버퍼 구성을 선택하도록 했다. 더불어, 멀티랭크 구성에서 CA 핀 공유로 인해 Non target 다이가 불필요하게 활성화되는 문제를 해결하기 위해 Fast CS Control 기법을 제안하였다.

CS(Chip Selection) 신호가 CA보다 약 0.25tCK 선행하는 특성을 활용하여 주파수 대역 별 적응형 게이팅(신호 차단)을 수행할 수 있다. 저주파 영역에서는 CA 버퍼 인접 위치, 중간 주파수 영역에서는 더 후단에서 게이팅을 적용하며, 고주파 영역에서는 게이팅을 제거했다. 이를 통해 IDD2N을 저주파대에서 42%, 중간 주파수대에서 19% 감소시켰다.

신호 무결성 개선을 위해 Dynamic Write NT-ODT(Non Target On Die Termination) 기법도 도입되었다. 기존의 고정 NT-ODT 방식은 모든 쓰기 동작에 동일한 저항 값을 적용하였으나, 제안 방식은 쓰기 명령마다 최적의 NT-ODT 값을 동적으로 조정한다. 시뮬레이션 결과, 동적 NT-ODT 적용 시 데이터 Eye margin이 유의미하게 확장됨을 확인하였다.

그림 34. Fast CS Control 기법

그림 35. Fast CS Control 기법 전류 감소 효과



Fast CS Control by Frequency Band (Low / Mid. / High)



- 42% reduction in IDD2N at low frequencies
- 19% reduction at mid. frequencies

자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

그림 36. Dynamic Write NT-ODT 기법

그림 37. Dynamic Write NT-ODT 기법 Eye margin 개선



<Simulation Results of Optimal ODT Resistance Combination>

자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터



자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

또한 LPDDR6 표준에 기반한 Carving-Based System Meta Mode를 구현했다. 메모리 셀 어레이의 일부를 Meta Data(데이터에 대한 데이터) 전용 공간으로 활용하는 구조다. MDR(Meta Data Register)은 비록 면적을 더 차지하더라도 전송 경로를 단축시켜 동작 전류를 감소시키는 장점이 있어 Bank쪽이 아닌 DQ 트랜시버에 인접에 배치했다.

이번에 제안된 칩은 14.4Gb/s/pin에서 안정적인 동작을 확인했다. tWCK Shmoo 측정에서 VDD2C 1.025V 조건에서 14.4Gb/s를 달성하였으며, VDD2C 0.95V에서는 10.9Gb/s 동작을 확인하였다. 14.4Gb/s 조건에서 읽기 Eye margin은 44ps(0.64UI), 105mV를 확보하였고, 쓰기 Eye margin은 36ps(0.52UI), 75mV를 확보했다.

그림 38. Carving-Based System Meta Mode

그림 39. MDR을 Bank쪽이 아닌 DQ 트랜시버에 인접에 배치





자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

그림 40. SK하이닉스 LPDDR6 Shmoo plot

그림 41. SK하이닉스 LPDDR6 Eye margin



자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터

자료: SK하이닉스, ISSCC 2026, 미래에셋증권 리서치센터


샌디스크 332단 QLC NAND

AI 응용의 확산과 데이터 폭증은 단순한 용량 증가를 넘어, 용량이 증가해도 성능이 함께 확장되는 스토리지 아키텍처를 요구하고 있다. 샌디스크는 이러한 니즈에 대응하기 위해 본 332단 적층 2Tb QLC 3D NAND Flash를 공개했으며, 37.6Gb/mm² 이상의 면적 집적도, 65us 이하의 읽기 지연, 85MB/s 이상의 쓰기 처리량을 달성했음을 발표했다.

이번 공개한 칩은 6-Plane 아키텍처를 채택했다. 6-Plane 구성은 모든 Plane에서 독립적인 비동기(Asynchronous) 읽기를 지원함으로써 병렬성을 극대화할 수 있다. Plane 배치는 기존 2x3 구조 대신 1x6 구조로 변경되었으며, 이를 통해 패드 영역을 셀 영역 외부 하 단으로 재배치하여 약 2.1%의 면적 절감 효과를 얻었다.

그러나 1x6 구조는 Plane이 모두 나란히 배열되기 때문에 X방향 파워 패드(외부 전원 입 구)와 전력 트랙(내부 전력 분배망) 수의 제약을 받는다. 이를 해결하기 위해 추가적인 저저항(Low Resistance) 금속층을 도입하여 전력 메쉬를 형성하였고, 추가적인 그라운드 패드를 배치해 6-plane 동시 동작 시 접지 전압 급상승(Ground bounce)을 완화했다.

그림 42. 샌디스크 ISSCC NAND 트랙레코드



자료: 샌디스크, ISSCC 2026, 미래에셋증권 리서치센터

그림 43. 샌디스크 332단 QLC NAND 주요 사양

Chip Architecture & Key Feature Comparison

Die photograph



Comparison Table

	This Work	[1] ISSCC'25	[2] ISSCC'24
Technology	332 WL Layers	321 WL Layers	280 WL Layers
Bits Per Cell	4	4	4
Capacity	2Tb	2Tb	1Tb
# of Planes	6	6	4
Page Size	16 kB	16 kB	16 kB
Bit Density	37.6 Gb/mm ²	28.8 Gb/mm ²	28.5 Gb/mm ²
IO Bandwidth	4.8 Gbps	3.2 Gbps	3.2 Gbps
t _{READ}	< 65 μS	80 μS	85 μS
Write Throughput	> 85 MB/s	75 MB/s	41 MB/s

- 4b/cell
- Plane configuration: 6-Plane with asynchronous read operations across all planes
- Page size: 16kB (Logical) / 8kB (Physical)
- CMOS directly bonded to array (CBA) structure


자료: 샌디스크, ISSCC 2026, 미래에셋증권 리서치센터

QLC에서 프로그램 시간(tPROG)은 핵심 성능 지표이며, 16개 상태를 검증해야 하기 때문에(TLC는 8개) 길어질 수밖에 없다. 이를 개선하기 위해 샌디스크는 새로운 Voltage-level 센싱 구조를 제안하였다. 기존 방식에서는 VL 센싱과 VH 센싱이 순차적으로 수행되며, 각 Verify 단계마다 CLK_UP, 센싱, CLK_DOWN, strobe의 네 단계를 거친다.

제안된 방식은 SEN 노드를 SEN과 SEN2로 분리하고, LBUS와의 커플링을 활용하여 SEN2의 정보를 직접 Latch(임시저장)로 전달한다. 이를 통해 VL 센싱과 VH 센싱을 Back to Back으로 수행하고, 일부 Clock Up/Down 단계를 중첩시켜 Deep negative sense를 가능하게 한다. 그 결과 프로그램 시간이 약 4.2% 개선되었다.

또한 프로그램 알고리즘 측면에서는 Adequately-Reduced Verify with 4 Check Points 기법을 도입했다. 기존에는 15개 모든 Programmable state에 대해 Verify를 수행했지만, 본 설계에서는 4개의 주요 Check point(S1, S4, S8, S12)만 검증하고 나머지 상태는 계산을 통해 도출한다. 결과적으로는 8%의 성능 향상을 달성했다.

그림 44. 샌디스크 신규 Voltage-level 센싱 구조




자료: 샌디스크, ISSCC 2026, 미래에셋증권 리서치센터

그림 45. 샌디스크 FSAR Scheme

Fast Self Adjusting Read (FSAR)

Example: Fine search read only using quick search result



자료: 샌디스크, ISSCC 2026, 미래에셋증권 리서치센터


읽기 동작에서는 기존 Valley-tracking read(VTR)의 한계를 극복하기 위해 Fast Self Adjusting Read(FSAR) 모드를 제안했다. FSAR은 Quick-search와 Fine-search 두 단계 탐색 방식을 사용한다. Quick-search 결과를 이후 read에 재사용함으로써 read-retry 횟수를 감소시키고 지연 시간을 단축한다.

쓰기 성능 향상을 위해 Fast SLC Burst Programming 기법도 도입되었다. Cache-program 동작에서 Charge pump의 Set/Reset 및 Discharge 과정은 시간을 소요한다. 제안된 방식은 Burst 동안 Pump를 한 번만 활성화하고, 이후 reset 단계를 생략한다. 마지막 최종 Discharge만 수행한다. Cache-program 기준 tPROG를 약 11% 절감했다.

Die의 적층 환경에서는 선택되지 않은 Die의 Idle current가 Active 수준에 근접하는 문제가 발생한다. 이를 해결하기 위해 Bus Idle Sleep(BIS) mode가 도입되었다. 컨트롤러가 Die를 선택하면, 선택되지 않은 Die는 데이터 경로와 전압 발생기를 완전히 차단한다. 이로써 Die당 수십 mA 수준의 Idle current를 수백 uA 수준으로 낮출 수 있다.

종합하면, 샌디스크는 332단 적층 QLC 3D NAND에서 단순한 적층 증가를 넘어, 아키텍처(1×6 plane), 전력 설계(CBA 및 ground 전략), 센싱 회로(LBUS coupling), 프로그램 알고리즘(4CP reduced verify), 적응형 읽기(FSAR), SLC burst 최적화, multi-die 저전력 모드(BIS)를 통합적으로 설계함으로써 고집적과 고성능을 동시에 달성하였다.

그림 46. 샌디스크 SLC Fast Burst Program Scheme



자료: 샌디스크, ISSCC 2026, 미래에셋증권 리서치센터


AMD MI355X GPU

AMD는 MI350 시리즈에 대한 세션을 진행했다. 이미 연초 CES 2026에서 MI400의 스펙이 공개된 만큼 스펙 측면에서는 다소 뒤쳐질 수 있으나, MI300X와 유사한 폼팩터에서 CDNA 아키텍처 변화를 통해 연산, 메모리, 효율을 얼마나 끌어 올렸는가를 칩렛 및 패키징(3D+2.5D) 구조와 XCD(Compute Die), IOD(I/O Die) 설계 최적화 관점에서 다뤘다.

MI350 시리즈 GPU는 2개의 IOD(I/O 다이)가 실리콘 인터포저 위에 2.5D 패키징 되고, IOD 위에 각 4개씩 XCD(가속기 다이)가 3D 하이브리드 본딩 되는 구조다. 메모리는 12단 HBM3E 8스택(288GB)을 탑재했다. XCD는 집적도와 전성비 향상을 위해 TSMC의 3nm 공정(N3P)에서, IOD는 수율 향상을 위해 TSMC의 6nm 공정(N6)에서 생산된다.

MI350 제품군은 TBP(최대 총 보드 전력) 1kW의 MI350X GPU와 최대 1.4kW의 MI355X GPU가 있다. 새로운 저정밀 MXFP6/MXFP4 데이터 타입을 지원하며, Peak 이론 성능을 1.9배, HBM Peak 대역폭 및 용량의 1.5배 향상을 통해 MI300과 동일한 폼팩터(UBB 2.0)를 유지하면서도 3배 이상의 추론 성능 향상을 달성했다.

그림 47. AMD MI350X 아키텍처



자료: AMD, ISSCC 2026, 미래에셋증권 리서치센터

그림 48. AMD MI350X 주요 스펙 비교

MI350X and MI355X

Per OAM Socket	MI300X	MI350X	MI355X
Power (Watts, TBP)	750	1000	1400
Compute Max Clock (MHz)	2100	2200	2400
HBM Capacity (GB)	192	288 (1.5x ^[1])	
HBM peak BW (TB/s)	5.3	8.0 (1.5x ^[2])	

[1] Compared to MI300X

Power-efficient Performance

- MXFP6, MXFP4 Datatype Support
- Up to 1.9x peak theoretical performance^[1]
- 1.5x HBM peak BW and Capacity^[2]
- Same Form Factor as MI300 (UBB 2.0)

Over 3x generational inference performance^[3]

Highest inference throughput for larger models compared to competition^[4]


자료: AMD, ISSCC 2026, 미래에셋증권 리서치센터

MI350X의 XCD는 CDNA 4 아키텍처, N3P 공정으로 전환되며 금속 배선층이 15층에서 17층으로 늘어났다. 한편, XCD 면적은 110mm²로 동일한데, CU와 Matrix core 수는 줄어든 반면 CU당 FP8 처리량(FLOPS/Clocks/CU)은 오히려 2배로 향상되었다. 핵심 데이터 타입(FP8)의 CU당 효율을 올려 실제 AI 워크로드에 유리하게 만든 것으로 추정된다.

또한, 동일한 면적 내에서 1.3배의 트랜지스터를 구현했는데, 이는 3nm 공정으로의 전환, 최적화된 Perf/Watt 라이브러리 선택, 고밀도 배치 알고리즘의 적용, 2개 배선층의 추가 배선 층 도입에 의해 가능해졌다. 다양한 포맷을 지원할 때 전용과 공유의 균형을 통해 Perf/Watt/Area의 최적점 선정까지 더해져 동일 면적에서 1.9배의 성능 향상을 이뤘다.


메모리 시스템의 경우 HBM 용량을 192에서 288GiB로 1.5배 늘리는데 그치지 않았다. Compute Unit의 LDS(Local Data Share) 용량을 64KiB에서 160KiB로 2.5배 늘려 GEMM(일반 행렬연산)에서의 레이턴시를 숨기고, LDS의 대역폭을 2배 늘렸으며, L1 캐시에서 LDS로 직접 로딩하는 방식으로 중간 레지스터를 줄여 레이턴시를 개선했다.

그림 49. AMD MI350X XCD 주요 스펙



자료: AMD, ISSCC 2026, 미래에셋증권 리서치센터

그림 50. AMD MI350X compute unit 메모리 스펙 효율화




자료: AMD, ISSCC 2026, 미래에셋증권 리서치센터

IOD의 경우 2개를 통합해 Die to Die Crossing에 필요한 구성요소를 줄이고, 도메인 크로스링과 프로토콜 변환을 감소시켜 레이턴시를 개선했다. 또한, 이렇게 절약된 자원을 Infinity Fabric의 Peak 대역폭 확대에 쓰고, 이를 통해 더 전력 효율적인 주파수에서 HBM의 Peak 대역폭을 달성할 수 있었다. 그 결과 HBM 읽기 대역폭/Watt가 1.3배 개선되었다.

AMD에 따르면, MI350 시리즈는 엔비디아 GB200/B200 대비 메모리 용량 1.5/1.6배 크며, FP64 성능은 2.0배/2.1배, Peak MXFP6 성능은 2.0배/2.2배 우위를 보였다. MI355X과 전작과의 추론 성능 비교에서는, Llama2 70B에서 MI325X 대비 2.7배 개선을 보였고, MI300X 대비 DeepSeek R1, Llama 4 Maverick 등에서 대략 3배 향상을 제시했다.


학습 성능에서는 Llama2-70B-LoRA(FP8) 기준으로 MI355X가 MI300X 대비 time-to-train 2.8배 개선을 기록했으며, 엔비디아 GB200의 마지막 공개 FP8 수치(MLPerf 5.0) 대비 최대 10% 빠른 결과를 보였다. 엔비디아 B200과의 추론 및 학습 성능 비교에서는 모델 전반에 걸쳐 10%가량의 성능 우위를 강조했다.

그림 51. AMD MI350X IOD 통합



자료: AMD, ISSCC 2026, 미래에셋증권 리서치센터

그림 52. AMD MI350X AI 모델 벤치마크 비교



자료: AMD, ISSCC 2026, 미래에셋증권 리서치센터


엔비디아 GB10 & DGX Spark

엔비디아는 Blackwell 아키텍처를 기반으로 개발된 GB10 SoC와 이를 탑재한 DGX Spark 시스템을 소개했다. GB10은 기존 데이터센터용 Grace Blackwell 아키텍처의 프로그래밍 모델과 핵심 기술을 그대로 유지하면서, 이를 소형, 저전력 환경으로 확장해 개발자 환경에 최적화한 AI 가속용 SoC이다.

GB10은 Advanced 2.5D 패키징 기반의 멀티다이 구조로 구성되며, S-Die(CPU 및 메모리)와 G-Die(GPU 코어)를 통합한 구조다. 두 다이 모두 TSMC 3nm 공정으로 제조된다. GPU는 Blackwell iGPU 기반으로 5세대 Tensor Core와 4세대 RT Core를 포함하며, FP32 기준 31TFLOPS, AI 연산 기준 NVFP4 1,000 TOPS 성능을 구현한다.

메모리 구조는 256bit 기반의 LPDDR5x 통합 메모리 아키텍처(UMA)로 구성되며, 최대 약 301GB/s의 대역폭을 제공한다. 또한 16MB 시스템 레벨 캐시(L4 역할)를 통해 CPU와 GPU 간 전력 효율적인 데이터 공유를 지원한다. GPU는 C2C 인터페이스를 통해 전체 시스템 대역폭에 접근할 수 있으며, 약 600GB/s의 집계 대역폭을 활용한다.

그림 53. 엔비디아 Blackwell 아키텍처 유니버스



자료: 엔비디아, ISSCC 2026, 미래에셋증권 리서치센터

그림 54. 엔비디아 Blackwell GB10 주요 스펙

NVIDIA GB10 Specifications	
SoC Composition	S-dielet (CPU, memory subsystem, etc.) + G-dielet (GPU core) Advanced 2.5D packaging
Process Technology	Both S-dielet and G-dielet in TSMC 3nm
GPU	iGPU based on NVIDIA Blackwell Architecture 5th Generation Tensor Core DLSS-4 and RayTracing
GPU Performance	CUDA: 31 TFLOPS (fp32) AI: 1000 TOPS NVFP4
CPU	30-cores, 2 clusters of 15 cores each, each core has a private L2 cache 36MB L3 cache per cluster ARM Arch v9.2
System Fabric	High Performance Coherent Fabric Support for CHI-E Coherency Protocol
Memory	288GB LPDDR5x Coherent Unified System Memory (UMA) Up to 300GB/s raw bandwidth
System Level Cache	16MB Serves as L4 cache for CPU, enables power efficient data-sharing between engines
Chip-2-Chip Interface	High bandwidth, low power C2C interface NVIDIA NVLink Architecture
HSIO Connectivity	PCIe, USB, Ethernet over PCIe

자료: 엔비디아, ISSCC 2026, 미래에셋증권 리서치센터

칩 간 인터페이스는 NVLink 기반의 고대역폭, 저전력 C2C 구조를 적용했다. GB10의 S-Die에서 PCIe Gen5 x8을 통해 Connect-X NIC와 연결되며, NCCL 기반 멀티 GPU 병렬 확장이 가능하다. 이를 통해 여러 DGX Spark 시스템을 연결하면 더 큰 모델을 처리할 수 있으며, 최대 수백억 ~ 수천억 파라미터 모델까지 확장 가능하다.

DGX Spark 시스템은 GB10 Superchip을 중심으로 128GB LPDDR5x 통합 메모리를 탑재하여 최대 200B 파라미터 모델을 다룰 수 있고, 70B급 모델까지 파인 튜닝을 지원한다. ConnectX-7 네트워킹을 통해 두 시스템을 연결하면 약 405B 파라미터 모델까지 확장 가능하다. 140W TDP로 일반 전원 콘센트 환경에서 동작한다.


GB10은 엔비디아와 미디어텍의 협업을 통해 개발되었다. 미디어텍의 전력 효율적인 CPU 및 메모리 서브시스템 설계와 엔비디아의 고성능 GPU IP가 표준 인터페이스 기반으로 통합되었으며, 대규모 GPU 메모리 트래픽에 대한 성능 모델링과 계층적 검증 및 에뮬레이션 기반 공동 검증이 이루어졌다.

그림 55. 엔비디아 Blackwell GB10 Spark 주요 스펙



자료: 엔비디아, ISSCC 2026, 미래에셋증권 리서치센터

그림 56. 엔비디아 Blackwell GB10 아키텍처 w/미디어텍



자료: 엔비디아, ISSCC 2026, 미래에셋증권 리서치센터


마이크로소프트 MAIA 200

마이크로소프트는 최근 공개된 MAIA 200의 세부 스펙과 기술적 배경에 대해 발표했다. MAIA 200은 AI 추론에 최적화된 레티클 사이즈(약 820mm²)의 가속기로, TSMC 3nm 공정과 CoWoS-S 패키징을 적용했다. 연산 성능은 FP8 기준 5,072 TOPS에 달하며, 6개의 HBM3E 스택을 통해 총 216GB 용량과 7TB/s의 대역폭을 구현했다.

아키텍처 측면에서는 메모리와 연산 부하를 줄이기 위해 저정밀 연산 중심의 설계를 채택했다. FP8/FP6/FP4 데이터 타입에 최적화되어 있으며, 혼합 정밀 연산(FP8×FP4 등)을 지원한다. 특히 연산 도메인과 데이터 이동 도메인을 분리된 클럭으로 운영하여, LLM의 Prefill 단계와 Decode 단계에서의 전력 효율을 최적화했다.


메모리 구조는 약 280MB에 달하는 온칩 커스텀 SRAM을 L1(Tile SRAM)과 L2(Cluster SRAM)로 구성하여 데이터 재사용을 극대화하고 HBM 접근을 최소화했다. 집합 통신(Collective communication)은 주로 CSRAM을 활용하여 HBM 부하를 줄이며, 중간 행렬 타일은 TSRAM에 버퍼링해 HBM과 CSRAM으로의 데이터 이동을 최소화시켰다.

그림 57. MAIA 200 Data Storage scheme



자료: 마이크로소프트, ISSCC 2026, 미래에셋증권 리서치센터

그림 58. MAIA 200 N/W 및 I/O scheme




자료: 마이크로소프트, ISSCC 2026, 미래에셋증권 리서치센터

전력 전달(Power Delivery) 측면에서는 750W급 고전력 SoC의 높은 DC 전류 수요를 위해 인터포저의 C4 및 마이크로 Bump 스택 설계를 최적화해 DC 손실을 최소화하고, 패키지 및 보드 레벨 PDN 임피던스를 낮췄다. 대규모 병렬 연산에 따른 전류 급변화(di/dt)는 MIMCap, DTC(Deep Trench Cap), LSC(Land Side Cap)를 적극 활용해 줄였다.

네트워크 확장성 측면에서는 28×400Gbps 풀 듀플렉스 대역폭을 지원했다. 4개 가속기 간 Fully Connected Quad 구조를 적용해 비용, 전력, 지연을 줄였으며, 2단계 스케일업 네트워크로 최대 6,000개 MAIA 200까지 확장 가능하다. 고속 I/O에 대해 신호 무결성(SI)을 확보하기 위해서는 TSV 모델링 및 BGA 구조 최적화를 수행했다.

또한 파운드리 수령(Silicon Return) 이전부터 FPGA 프로토타이핑, 에뮬레이션, 시뮬레이션을 병행하여 H/W, S/W, F/W(Firm Ware) 공동 검증을 수행했다. 이로 인해 실리콘 수령 후 7일 만에 실제 워크로드 모델을 구동하는 데 성공했으며, 출시 시간을 단축했다. 결론적으로 MAIA 200은 전작인 MAIA대비 약 30% 향상된 perf/\$를 달성했다고 보고했다.

그림 59. MAIA 200 패키지 구조



자료: 마이크로소프트, ISSCC 2026, 미래에셋증권 리서치센터

그림 60. MAIA 200 주요 스펙



Maia 200 Introduction

Build an optimized perf/\$ solution for AI Inference WL

Peak Dense Tensor TOPS	FP4: 10,145 FP8: 5,072 BF16: 1,268
Peak HBM BW (TB/s)	7 TB/s
Number of HBM Stacks	6
HBM Capacity (GB)	216
Host PCIe BW (GB/s)	64
PCIe Configuration	Gen6 x8
Backend Network Bandwidth (GB/s)	1400
SOC Die Area (mm ²)	~820
Package Size	75x75
Process Technology	TSMC 3nm
Package Technology	CoWoS-S
SoC TDP (provision)	750W

자료: 마이크로소프트, ISSCC 2026, 미래에셋증권 리서치센터

한국 AI 스타트업 발제

모빌린트

지능형 연산이 클라우드 중심에서 엣지 디바이스로 이동하면서, 신경망 처리 장치(NPU)는 훨씬 더 다양한 인공지능 워크로드를 직접 처리해야 하는 상황에 놓이게 되었다. 합성곱 신경망(CNN)처럼 연산량이 매우 큰 모델도 실행해야 하고, 트랜스포머 기반 대규모 언어 모델(LLM)처럼 메모리 접근이 병목이 되는 모델도 지원해야 한다.


이러한 서로 다른 특성의 모델들을 모바일 환경의 제한된 전력과 메모리 대역폭 안에서 모두 효율적으로 처리해야 한다는 점이 NPU 아키텍처에 어려움으로 작용한다. 또한, GELU, SiLU와 같은 복잡한 활성화 함수도 정확하면서 빠르게 계산해야 하고, 응용에 따라 지연시간(Latency) 중심 또는 처리량(Throughput) 중심의 목표를 유연하게 만족해야 한다.

이 문제를 해결하는 핵심 기술 중 하나가 양자화(Quantization)이다. 양자화는 16/32비트 같은 고정밀 데이터를 8비트 등 저정밀로 표현해 저장 용량과 메모리 트래픽을 줄이는 기술이다. 이를 통해 메모리 대역폭 병목을 완화하고 에너지 효율을 높일 수 있다. 그러나 비트 수를 줄이면 표현 가능한 값의 범위와 정밀도 사이에서 트레이드오프가 발생한다.

특히 일부 값이 매우 큰 이상치(Outlier)를 포함하면, 전체 범위를 넓게 잡아야 하므로 대부분의 값이 충분한 해상도로 표현되지 못해 정확도가 떨어질 수 있다. 또한 실제 하드웨어 데이터 경로에서는 저정밀 값을 연산 전에 다시 확장하는 역양자화(De-quantization)가 필요한데, 이 과정이 과부하를 유발해 양자화의 이점을 일부 상쇄할 수 있다.

모빌린트는 이러한 문제를 해결하기 위해 H/W와 S/W를 동시에 고려하는 통합 설계(Co-design) 기반의 확장형 NPU 아키텍처를 제안했다. 이 아키텍처에는 (1) 혼합 정밀도 양자화 기법, (2) 비 균일 구간 선형 근사(PWL, piecewise-linear) 기법, (3) 이 기법들을 H/W 상에서 제어하는 통합 프로그래밍 모델 등 세가지 기술적 해결 방안을 적용했다.

그림 61. AI 모델의 Compute 및 Memory bound



- Bottlenecks vary by **model type** (e.g., CNNs often **compute-heavy**, LLMs often **memory-traffic-heavy**) and by operator mix
- Even within the same model family, the bottleneck shifts with **batch size** and **sequence length**
- Accelerators must adapt across this spectrum to sustain **efficiency** across workloads and serving modes

자료: 모빌린트, ISSCC 2026, 미래에셋증권 리서치센터


모빌린트의 첫 번째 접근법은 분포를 고려한 계층적 혼합 정밀도 양자화 기법이다. 모든 값을 동일한 비트 수로 표현하지 않고, 자체 오프라인 분석을 통해 레이어 단위와 그룹 단위에서 서로 다른 정밀도를 혼합해 할당한다. 또한, 값의 분포 특성에 따라 대부분의 값은 저정밀로 표현하고, 극단값만 고정밀로 유지하는 방식도 사용한다.

두 번째는 활성화 함수를 효율적으로 계산하는 방법이다. AI에서는 GELU, SiLU 등의 활성화 함수를 사용하는데, 곡선 형태라 그대로 계산하면 H/W 비용이 크다. 이에 곡선을 구간별로 직선으로 근사하는 방식이 사용된다. 모빌린트는 곡률이 큰 구간에는 더 많은 직선 구간을 배치하고, 완만한 구간에는 적게 근사하는 '비 균일 구간 선형 근사' 방식을 적용했다.

이러한 두가지 기법은 AI 학계에 이미 적용된 기법이나, 모빌린트는 이들 데이터의 범위를 1차로 좁히고, 2단계로 미리 계산된 값을 곧바로 찾아 쓰는 LUT(Look Up Table) 방식을 적용해 제한된 메모리 용량으로 높은 근사 정확도를 달성한 것과, 무엇보다 이를 엣지용 NPU에 최적화 시켰다는 것에 의미가 있다.

그림 62. H/W와 S/W를 동시에 고려하는 통합 설계(Co-design)

SW-HW Co-Design for Multi-Level Quantization




- Preserve accuracy with **outlier-aware mixed precision (layer/group/element) + LUT quantization**
- Reduce Weight/KV traffic via **offline/online, static/dynamic mapping**

자료: 모빌린트, ISSCC 2026, 미래에셋증권 리서치센터

그림 63. LUT 기반의 활성화함수 비 균일 선형 근사

LUT-Based Non-Uniform Activation Approximation

- **Non-uniform PWL** allocates segments adaptively to reduce approximation error
- **LUT-based evaluation** enables accurate and hardware-efficient integer activation




자료: 모빌린트, ISSCC 2026, 미래에셋증권 리서치센터

모빌린트의 단일 NPU 클러스터는 4개의 NPU 코어와 16MiB 공유 SPM(소프트웨어가 직접 관리하는 온칩 고속 메모리)를 포함한다. 고성능 AI 가속기 모델인 ARIES는 이러한 클러스터 2개를 탑재하여 총 8개의 코어와 32MiB SPM을 가지며, 온디바이스 AI 가속기인 REGULUS는 1MiB 공유 SPM을 갖춘 단일 코어로 구성된다.


NPU 코어 아키텍처는 단일 코어에서 멀티코어, 멀티클러스터, 멀티칩 시스템까지 통합 프로그래밍 모델 하에서 균일하게 확장된다. 멀티클러스터에서는 클러스터 간 상태 신호 교환을 통해 동기화가 이루어진다. 멀티칩 수준에서는 다양한 병렬 실행 전략을 통해 아키텍처를 더욱 확장한다. 통합 프로그래밍 모델을 통해 높은 활용률을 유지하도록 설계되었다.

그림 64. 모빌린트의 NPU Core 에서 Multi chip까지 확장



자료: 모빌린트, ISSCC 2026, 미래에셋증권 리서치센터

그림 65. 멀티칩 수준에서의 다양한 병렬 실행 전략




자료: 모빌린트, ISSCC 2026, 미래에셋증권 리서치센터

실행 모드에 따라, 처리량 우선(Throughput Priority) 모드에서는 코어 수 증가에 따라 처리량이 거의 선형적으로 증가, 단일 입력에 대한 지연시간은 다소 증가한다. 지연시간 우선 모드에서는 반대의 경향성을 보인다. 이러한 트레이드오프는 배치 크기 시나리오 전반에 적용되며, 다양한 워크로드 전반에서 거의 최대 활용률을 유지할 수 있다.

ARIES를 AI 모델에 대해 동급 GPU와 비교한 결과, YOLO에서 최대 10.12x, Llama-3.2-3B 최대 4.33x 등 높은 FPS/W를 달성했다. REGULUS를 단일 배치에서 대표적 옛지 AI 플랫폼과 비교한 결과 낮은 DRAM 대역폭에도 불구하고, 주요 모델에서 더 높은 추론 속도와 더 우수한 대역폭 효율을 달성하며, 옛지 및 모바일 환경에서의 우위 보였다.

그림 66. 모빌린트 통합 프로그래밍 모델을 통해 높은 활용률을 유지



자료: 모빌린트, ISSCC 2026, 미래에셋증권 리서치센터

그림 67. ARIES를 AI 모델 벤치마크 비교


Metrics	FPS(TPS)				FPS(TPS)/W				FPS(TSP)/BW			
	ARIES	[6] RTX 5080	[7] RTX A5000	[8] RTX 2000Ada	ARIES	[6] RTX 5080	[7] RTX A5000	[8] RTX 2000Ada	ARIES	[6] RTX 5080	[7] RTX A5000	[8] RTX 2000Ada
Models \ Device Process	SAM 14N	TSMC 4N	SAM 8N	TSMC 4N	SAM 14N	TSMC 4N	SAM 8N	TSMC 4N	SAM 14N	TSMC 4N	SAM 8N	TSMC 4N
Llama-3.2-3B (B = 1, IL = 64, OL = 64)	19.6	55.49	53.72	31.24	1.04	0.29	0.24	0.49	0.31	0.06	0.07	0.12
MobileNet_v2 (B = 8)	11,599.02	12,981.14	7,766.94	4,638.95	541.23	77.73	38.02	66.84	181.24	13.52	10.11	18.12
YOLOv11s (B = 8)	767.73	1020.51	637.43	372.08	36.06	5.87	3.56	5.97	11.99	1.06	0.83	1.45
YOLOv12n (B = 8)	706.66	1141.11	722.62	391.61	31.20	8.48	3.60	5.64	11.04	1.19	0.94	1.53
YOLOv12m (B = 8)	170.2	559.158	308.60	90.31	6.94	2.78	1.40	1.31	2.66	0.58	0.40	0.35
YOLOv12i (B = 8)	101.71	396.663	216.36	68.53	4.22	1.49	1.00	0.99	1.59	0.41	0.28	0.27
ViT_Tiny_Patch16_224	1707.01	10,040.95	5984.04	2623.81	72.84	68.43	27.77	38.16	26.67	10.46	7.79	10.25

- Consistent efficiency across CNN / LLM / ViT workloads
 - Up to 10.12x higher FPS/W on YOLOs
 - Up to 4.33x higher FPS/W on Llama-3.2-3B
 - Up to 2.53x higher FPS/W on ViT

자료: 모빌린트, ISSCC 2026, 미래에셋증권 리서치센터

그림 68. 모빌린트 ARIES 아키텍처 및 스펙

Silicon Implementation: ARIES




ARIES	
Process	SAMSUNG 14nm
Die Area	181.11 mm ²
Clock Frequency	1.25 GHz
# of NPU Cores	8
TOPS (INT8)	80
Precision: W	1, 2, 3, 4, 8 bit
Precision: Act	8, 16 bit
Shared SRAM	32 MiB
DRAM Capacity	16/32 GiB
TDP (Board / Chip)	25W / 20W

자료: 모빌린트, ISSCC 2026, 미래에셋증권 리서치센터

그림 69. 모빌린트 REGULUS 아키텍처 및 스펙

Silicon Implementation: REGULUS



REGULUS	
Process	TSMC 12nm
Die Area	49.85 mm ²
Clock Frequency	1.25 GHz
# of NPU Cores	1
TOPS (INT8)	10
Precision: W	1, 2, 3, 4, 8 bit
Precision: Act	8, 16 bit
Shared SRAM	1 MiB
DRAM Capacity	8 GB
TDP (Module / Chip)	5W / 3W

자료: 모빌린트, ISSCC 2026, 미래에셋증권 리서치센터


리벨리온

리벨리온은 대규모 단일 칩 시스템 구성을 가능하게 하는 확장형 칩렛 기반 아키텍처를 제안했다. 모듈형 칩렛 구조는 스케일 업(Scale up)과 스케일 아웃(Scale out) 확장을 모두 지원하여, 단일 다이 구성에서 다중 칩렛 클러스터까지 확장할 수 있다. 또한, I/O 칩렛을 수용하도록 설계되어, 추가적인 연산 또는 메모리 자원을 통합할 수 있다.

리벨리온의 신규 아키텍처는 4개의 NPU 칩렛, 4개의 HBM3E 모듈, 그리고 4개의 ISC (Integrated Silicon Capacitor)로 구성된다. 각 NPU 칩렛은 세 개의 UCle 채널을 사용하며, 칩 간 통신 경로를 고려한 물리적 배치 설계를 적용했다. ISC는 다중 전력 도메인을 갖추고 있으며, NPU와 HBM3E 모두에 충분한 정전 용량을 능동적으로 공급한다.

SoC는 통합 다중/혼합 정밀도 연산 유닛을 통해 FP8 기준 2PFLOPS의 연산 능력을 갖췄다. On-chip으로 512MB SRAM을 통합하고 있다. 이 중 256MB는 총 128TB/s의 대역폭을 제공하는 고밀도 SPM 메모리, 나머지 256MB는 총 64TB/s의 대역폭을 제공하는 공유 메모리로 구성되어 저지연 버퍼링과 고대역폭 공유 접근을 모두 지원한다.

그림 70. 리벨리온 칩렛 아키텍처



- 4 NPU chiplets + 4 HBM3E modules + 4 ISCs
- 12 die-level entities are integrated into a single package

자료: 리벨리온, ISSCC 2026, 미래에셋증권 리서치센터

그림 71. 리벨리온 Rebel 100 스펙

■ Rebel100™ Chip Specification

Technology	SF4X (Samsung)
Structure	4 ASIC + 4 HBM3E + 4 ISC
Single Die and Interposer Size	320 mm ² / 2200 mm ²
Package / Interposer Technology	I-CubeS (CoWoS-S type)
HBM Bandwidth and Capacity	4x HBM3E (12H) : 4.8 TB/s, 144GB
Compute Capability (Dense)	2 PFLOPS for FP8 / 1PFLOPS for FP16
On-Chip SRAM	512 MB
PCIe Interface	2x PCIe Gen5 x16, 256GB/s
UCle Interface	4TB/s UCle-A (1TB/s per channel)
Chip TDP	600 Watt




자료: 리벨리온, ISSCC 2026, 미래에셋증권 리서치센터

Neural Core 8개와 공유 메모리 32MB가 클러스터를 형성한다. 클러스터들은 Full-chip 인터커넥트를 통해 상호 통신하며, UCIe 링크를 통해 칩렛 경계를 넘어 확장된다. 모든 칩렛 간 데이터 전송은 메시(Mesh) 네트워크, DMA(Direct Memory Access), 동기화 메커니즘, 그리고 독자적인 Die to Die 인터페이스의 네 가지 핵심 구성요소를 통해 조정된다.

각 칩렛(2x클러스터)은 16개의 Neural Core와 64MB의 공유 메모리를 통합하고 있으며, 64개의 라우터로 상호 연결된 8x4 세분화 메시 구조로 조직된다. 또한 8개의 Neural DMA 시스템이 이를 지원한다. Die to Die 인터페이스를 통해 시스템은 단일한 가상 메시로 자연스럽게 확장되며, 전체 SoC(4x칩렛)에서는 최대 256개의 라우터로 스케일링 된다.

동기화 메커니즘은 메시상의 전용 가상 채널을 통해 동작하여 Neural Core, DMA 및 동기화 관리자 간의 직접적인 상호 의존성을 제거한다. 칩렛 인터페이스는 UCIe 기반의 지연 시간 최적화 프로토콜을 사용하여 16Gbps에서 다이 간(FDI-to-FDI) 지연 11ns를 달성하며, 멀티칩 시스템이 사실상 단일(Monolithic) 유닛처럼 동작하도록 한다.

그림 72. 리벨리온 Neural Core 아키텍처




- Each neural core delivers 32 TFLOPS (FP8) and includes 4 MB scratch-pad memory
- Each cluster integrates 8 neural cores, providing 256 TFLOPS and 64 MB shared memory
- A single package achieves 2 PFLOPS with 512 MB on-chip memory

자료: 리벨리온, ISSCC 2026, 미래에셋증권 리서치센터

그림 73. 리벨리온 칩렛 메시 구조

■ Mesh Expansion over D2D (Example 2. Data Transfer by TDMA)



자료: 리벨리온, ISSCC 2026, 미래에셋증권 리서치센터


열 설계 전력이 600W인 이 시스템은 정격의 두 배를 초과하는 순간적인 전력 급등을 경험한다. 기능적 정확성을 위해 필수적인 다수의 Lock step(다중 코어에 동일 명령 부여) 활성화는 급격한 전류 변화를 유발하여 안정성을 위협한다. 리벨리온은 이를 해결하기 위해, Neural Core의 기동 시퀀스를 시간적으로 어긋나게 하는 Staggering 기법을 적용했다.

동시에, NPU 연산 폭발에 필적하는 강도의 HBM3E 트래픽은 전력 전달 네트워크에 추가적인 스트레스를 가한다. 이를 해결하기 위해 ISC를 탑재하여 HBM3E와 PHY의 VDD 레일 전반에 분산 On-chip 정전용량을 삽입했다. 그 결과, 임피던스 공진 피크가 기준 대비 명확히 감소했으며, 트래픽 유발 전압 변동을 효과적으로 억제한다.

이러한 아키텍처 및 물리적 설계 조치를 결합함으로써, 칩셋 파운드리 이후 단 3주 만에 안정적인 HBM3E 동작을 달성하였으며, 성능 지표를 모두 검증했다. 그 결과, H200 대비 최대 1.9배 높은 전력 효율을 달성했다. 확장성을 더욱 향상시키기 위해, 리벨리온은 I/O 및 메모리 확장 칩셋을 개발 중이다.

그림 74. 리벨리온 가속기 전력 관리 Scheme


■ Power Quality Management Overview



자료: 리벨리온, ISSCC 2026, 미래에셋증권 리서치센터

그림 75. Neural core Staggering 기법 적용


■ Effects of Staggered Activation



- **Sequential Core Activation** reduces current sharpness, suppressing voltage droop and overshoot

자료: 리벨리온, ISSCC 2026, 미래에셋증권 리서치센터

그림 76. 칩렛에 ISC 적용에 따른 임피던스 안정화




자료: 리벨리온, ISSCC 2026, 미래에셋증권 리서치센터

그림 77. 리벨리온 가속기 AI 모델 벤치마크

Measurement Result (3/3)

Llama-3.3-70b & gpt-oss-120b on a single card (TDP 600W)


	H200 PCIe	R2bel100 TM
Native compute capabilities (TFLOPs)	F P16: 835	1024
	FP8: 1671	2048
On-chip SRAM (MB)	50(L2)+33(L1)	512
DRAM bandwidth (TB/s)	4.8	4.8
DRAM capacity (GB)	141	144
TDP (W)	600	600



Results measured at the single-card level to ensure an apples-to-apples comparison (single batch, W8A16, configured to fit on a single card)

자료: 리벨리온, ISSCC 2026, 미래에셋증권 리서치센터

그림 78. 리벨리온 칩렛구조의 향후 확장



자료: 리벨리온, ISSCC 2026, 미래에셋증권 리서치센터

메모리 업종 전망

메모리 반도체 수급 동향

AI형 인프라 투자 수요 증가와 데이터센터 서버 교체주기 도래의 영향으로 글로벌 하이퍼 스케일러의 Capex 투자 규모 증가율은 상향되고 있다. M7 + Neo Cloud + 中 BAT의 26F Capex 전망치는 \$649B(YoY +38.8%)로 전망된다. 그 영향으로 26년 서버 수요도 2,210 만대(YoY +9.9%)로 역대 최대 성장률을 보일 것으로 전망된다.

더불어 서버에 동반되는 엔터프라이즈 SSD 수요도 YoY +34.4%, 서버의 대당 DRAM 탑재량도 YoY +26.9% 증가할 것으로 보이며 서버 DRAM 초창기를 제외한 전 구간 중에 최대 상승률을 기록할 전망이다. 한편, 메모리 가격 강세의 영향으로 컨슈머 IT 생산자들의 생산 부담이 가중되며 26년 컨슈머향 IT 세트 수요 전망치가 연이어 하향 조정되고 있다.

26F 스마트폰 생산량은 11.4억대(YoY -9.5%), PC 출하량은 2.3억대(YoY -8.3%)로 전월 전망치 대비 각각 2.7%/2.5% 하향 조정되었다. 3개월 연속된 하향 조정이다. 하지만 이러한 IT 세트 수요 둔화는 소비자들의 수요 의지 약화보다는, 메모리 가격 인상에 따른 제품 가격 상승과 자발적 중저가 생산 축소로 인한 결과로 보는 것이 합리적이다.

21년 이래로 스마트폰 수량은 5년간 12억대를 밀돌고 있고, PC의 경우에도 코로나 이전 수준에 하회하고 있다. 즉, 대기 수요는 충분한 상황에서 메모리 가격 인상에 따른 중저가 제품군 생산 축소가 지배적인 상황이다. 그 영향으로 스마트폰의 필수재인 DRAM은 평균 탑재량이 YoY +24.1 증가할 것으로 전망되고, 옵션 성격의 NAND는 역성장이 예상된다.


소비자의 수요 자체는 견조하나 수요가 '이연'되고 있다고 보는 것이 타당하다. 만약 데이터센터향 수요가 일부 둔화되어 수급이 완화되면, 낮아진 메모리 가격의 여분만큼 IT 세트 수요가 발현될 가능성이 크다. 이는 과거 주도적인 수요 응용의 성장을 둔화 이후 큰 폭의 메모리 가격 하락으로 이어졌던 전통적 메모리 사이클과 차이가 있는 부분이다.

26년 DRAM과 NAND의 수요 Bit growth 전망은 각각 24.8%, 14.8%로 견조하다. 그러나, 서버 및 AI형을 제외한 컨슈머 응용으로 한정하면 각각 8.8%, -5.3%로 제한적일 것으로 전망된다. 아직 컨슈머향 비중이 40% 이상은 되는 상황에서 일부는 AI형으로 생산 전환을 하겠으나, 메모리 생산자 입장에서는 적극적 설비투자를 할 상황은 아닐 수 있다.

26년 DRAM과 NAND의 Capex는 각각 YoY +28.7%, +11.8% 증가할 것으로 전망되는데, 수요 증가율과 공정 고도화에 따른 자본 집약도(Capital Intensity)를 고려하면 충분한 규모가 아니다. 뿐만 아니라, 대부분의 생산자가 27년까지는 설비를 늘릴 공간이 부족한 상황이다. 삼성전자의 P4 공간 여력이 있으나, NAND와 파운드리를 고려하면 충분치 않다.


공급이 충분치 않은 상황에서 컨슈머 생산 감소로 인해 메모리 수요 양극화가 일어나고 있다. 27년 빅테크들의 인프라 투자 강도가 약해진다 하더라도 가격 안정화에 따른 컨슈머 대기 수요가 상존하고 있다는 판단이다. DRAM, NAND 공히 26년 중 타이트한 공급 상황이 완화될 가능성은 낮아 보이며, 27년까지는 공급 과잉전환 가능성은 낮을 것으로 예상된다.

그림 79. 글로벌 하이퍼스케일러 Capex 추이 및 전망




자료: Bloomberg, 미래에셋증권 리서치센터

그림 80. 서버 출하량 전망




자료: Trendforce, 미래에셋증권 리서치센터

그림 81. Enterprise SSD 출하량 전망




자료: Trendforce, 미래에셋증권 리서치센터

그림 82. Server DRAM 탑재량 전망




자료: Trendforce, 미래에셋증권 리서치센터

그림 83. 스마트폰 수량(생산량) 전망




자료: Trendforce, 미래에셋증권 리서치센터

그림 84. PC 수량(출하량) 전망




자료: Trendforce, 미래에셋증권 리서치센터

그림 85. 스마트폰 DRAM 탑재량 전망




자료: Trendforce, 미래에셋증권 리서치센터

그림 86. 스마트폰 NAND 탑재량 전망




자료: Trendforce, 미래에셋증권 리서치센터

그림 87. DRAM 응용별 수요 전망



자료: Trendforce, 미래에셋증권 리서치센터

그림 88. NAND 응용별 수요 전망



자료: Trendforce, 미래에셋증권 리서치센터

그림 89. DRAM 응용별 수요 비중(비트기준) 전망





그림 90. NAND 응용별 수요 비중(비트기준) 전망



자료: Trendforce, 미래에셋증권 리서치센터


자료: Trendforce, 미래에셋증권 리서치센터

표 1. IT Set 수요 전망

	1Q25	2Q25	3Q25	4Q25	1Q26F	2Q26F	3Q26F	4Q26F	2023	2024	2025F	2026F	2027F
Set units (mn)													
Smartphone	288.7	300.2	328.0	337.0	286.1	269.6	271.4	307.8	1,166	1,224	1,254	1,135	1,140
PC Shipments	56.3	62.8	64.6	62.3	55.1	57.0	57.8	55.7	229	235	246	226	232
Desktop	13.9	16.1	15.7	15.5	14.3	14.0	14.2	13.1	62	60	61	56	57
Notebook	42.5	46.7	48.9	46.8	40.8	43.0	43.6	42.6	167	175	185	170	175
Server	4.8	5.0	5.1	5.3	5.6	5.5	5.7	5.3	19	19	20	22	23
Graphic	65.7	67.4	77.2	82.3	74.1	69.5	76.0	78.9	284	278	293	299	310
SSD	76.6	91.8	91.4	91.2	91.9	91.9	91.0	87.3	339	346	351	362	367
Client SSD	66.8	79.6	78.9	79.0	75.9	75.4	75.5	72.5	303	303	304	299	309
Enterprise SSD	9.8	12.2	12.5	12.2	16.0	16.5	15.5	14.8	36	43	47	63	58
YoY growth (%)													
Smartphone	-2.6	4.8	7.1	0.7	-0.9	-10.2	-17.3	-8.7	-2.1	4.9	2.5	-9.5	0.5
PC Shipments	5.2	8.0	3.0	2.3	-2.1	-9.1	-10.6	-10.6	-9.3	2.8	4.6	-8.3	2.8
Desktop	-3.2	9.9	-0.0	-0.6	3.0	-13.0	-9.3	-15.6	-4.1	-2.7	1.5	-9.1	2.0
Notebook	8.3	7.3	4.0	3.3	-3.8	-7.8	-11.0	-8.9	-11.1	4.8	5.6	-8.0	3.0
Server	7.9	4.1	2.4	8.7	18.9	10.3	11.2	0.4	-3.9	1.8	5.7	9.9	4.0
Graphic	-3.3	9.4	11.9	3.1	12.8	3.2	-1.5	-4.1	-1.8	-2.0	5.1	2.0	4.0
SSD	-12.8	11.7	2.2	5.7	19.9	0.1	-0.4	-4.2	-3.5	1.9	1.5	3.1	1.3
Client SSD	-14.6	10.1	2.1	5.0	13.5	-5.3	-4.3	-8.2	-0.1	-0.1	0.4	-1.7	3.3
Enterprise SSD	2.6	23.5	2.5	11.1	63.3	35.2	24.0	21.1	-25.3	19.1	9.6	34.4	-8.4


자료: Trendforce, 미래에셋증권 리서치센터

그림 91. DRAM Capex 전망




자료: Trendforce, 미래에셋증권 리서치센터

그림 92. NAND Capex 전망




자료: Trendforce, 미래에셋증권 리서치센터

그림 93. DRAM 신규 웨이퍼 Capa 투입 규모 전망




자료: 미래에셋증권 리서치센터

그림 94. NAND 신규 웨이퍼 Capa 투입 규모 전망




자료: 미래에셋증권 리서치센터

그림 95. DRAM 수요 충족률 전망



자료: Trendforce, 미래에셋증권 리서치센터

그림 96. NAND 수요 충족률 전망



자료: Trendforce, 미래에셋증권 리서치센터

표 2. DRAM 수요 전망치 변동 내역 (전월대비)

DRAM Demand	2020	2021	2022	2023	2024	2025	2026F		
							New	Old	Change
Total DRAM Demand (bn Gb)	144	174	194	210	247	303	379	380	-0.4
Mobile DRAM	57	67	73	79	93	108	122	124	-1.9
PC DRAM	19	23	25	25	26	30	30	30	-1.6
Server DRAM	48	59	70	77	91	115	161	160	0.7
Graphic DRAM	8	10	11	11	18	31	47	46	0.3
Others	11	14	16	18	19	20	20	20	-0.0
Demand Bit growth (%)	15.7	20.8	11.9	7.9	18.0	22.7	24.8	25.6	-0.7
Mobile DRAM	11.3	18.0	8.4	8.1	17.4	16.6	12.5	14.9	-2.4
PC DRAM	13.7	22.2	7.4	-1.1	6.2	13.1	0.6	2.4	-1.8
Server DRAM	21.6	22.5	18.2	10.2	18.1	27.0	39.5	38.6	0.9
Graphic DRAM	24.3	20.3	9.5	5.9	65.6	65.8	52.2	52.9	-0.7
Others	12.1	25.9	10.6	12.5	6.8	3.0	0.4	0.4	-0.0
Set units (mn)									
Handset Production	1,655	1,664	1,478	1,426	1,454	1,445	1,310	1,367	-4.2
Smartphone Production	1,253	1,333	1,192	1,166	1,224	1,254	1,135	1,166	-2.7
PC Shipments	290	327	252	229	235	246	226	231	-2.5
Desktop	82	81	65	62	60	61	56	56	0.0
Notebook	209	246	188	167	175	185	170	176	-3.2
Server	18.0	18.8	19.4	18.7	19.0	20.1	22.1	22.1	0.1
Graphic	278	279	289	284	278	293	299	295	1.0
Unit growth (%)									
Mobile	-14.0	0.5	-11.2	-3.5	1.9	-0.6	-9.3	-5.5	-3.8
Smartphone	-10.5	6.4	-10.6	-2.1	4.9	2.5	-9.5	-7.0	-2.5
PC	13.4	12.6	-22.9	-9.3	2.8	4.6	-8.3	-5.7	-2.6
Desktop	-10.4	-1.3	-20.0	-4.1	-2.7	1.5	-9.1	-9.1	0.0
Notebook	26.6	18.0	-23.8	-11.1	4.8	5.6	-8.0	-4.6	-3.4
Server	2.5	4.1	3.6	-3.9	1.8	5.7	9.9	9.8	0.2
Graphic	8.0	0.3	3.7	-1.8	-2.0	5.1	8.7	8.6	0.2
Contents/Box (GB)									
Mobile	4.3	5.1	6.2	6.9	8.0	9.3	11.6	11.3	2.3
PC	7.2	8.1	9.6	10.5	11.8	13.7	15.1	15.1	-0.2
Server	334	393	449	515	597	717	910	905	0.5
Graphic	3.6	4.3	4.6	4.9	8.3	13.1	19.5	19.6	-0.7
Contents growth (%)									
Mobile DRAM	29.4	17.3	22.0	12.1	15.2	17.4	24.1	21.5	2.5
PC DRAM	16.1	13.2	18.0	9.4	12.5	16.1	10.2	10.4	-0.2
Server DRAM	18.6	17.7	14.1	14.6	16.0	20.1	26.9	26.2	0.7
Graphic DRAM	15.1	19.9	5.6	7.9	68.9	57.7	49.1	48.6	0.5

자료: Trendforce, 미래에셋증권 리서치센터

표 3. NAND 수요 전망치 변동 내역 (전월대비)

NAND Demand	2020	2021	2022	2023	2024	2025	2026F		
							New	Old	Change
Total NAND Demand (bn GB)	406	567	676	752	871	1,008	1,157	1,183	-2.2
Mobile NAND	150	197	215	250	286	325	288	311	-7.2
SSD	189	275	330	324	411	506	668	661	1.0
Client SSD	115	163	169	186	203	209	184	198	-6.8
Enterprise SSD	75	112	160	138	208	297	484	463	4.4
Others	67	96	132	177	174	177	201	211	-4.7
Demand Bit growth (%)	29.4	39.7	19.2	11.1	15.9	15.7	14.8	17.8	-3.0
Mobile NAND	18.9	31.2	9.0	16.7	14.0	13.8	-11.4	-4.5	-6.9
SSD	34.3	45.1	20.0	-1.7	27.0	23.1	32.0	30.7	1.3
Client SSD	29.8	42.2	3.7	10.0	9.0	3.1	-11.8	-5.3	-6.6
Enterprise SSD	41.8	49.5	43.8	-14.1	51.2	42.5	62.8	56.0	6.8
Others	43.1	43.5	38.0	34.1	-1.6	1.4	13.7	22.0	-8.2
Set units (mn)									
Smartphone	1,253	1,333	1,192	1,166	1,224	1,254	1,135	1,166	-2.7
SSD	318	387	352	339	346	351	362	356	1.7
Client SSD	280	346	304	303	303	304	299	296	1.0
NB SSD	137	183	159	145	154	166	153	159	-3.6
DT & Retail SSD	143	163	145	158	149	138	146	137	6.2
Enterprise SSD	37.8	41.3	47.9	35.8	42.6	46.7	62.8	59.6	5.4
Unit growth (%)									
Smartphone	-10.5	6.4	-10.6	-2.1	4.9	2.5	-9.5	-7.0	-2.5
SSD	-0.6	21.9	-9.2	-3.5	1.9	1.5	3.1	1.6	1.6
Client SSD	-2.1	23.6	-12.2	-0.1	-0.1	0.4	-1.7	-2.4	0.8
NB SSD		33.4	-13.3	-8.6	6.2	7.8	-7.8	-4.1	-3.7
DT & Retail SSD		14.2	-11.0	9.2	-6.0	-7.2	5.8	-0.4	6.2
Enterprise SSD	11.9	9.3	15.9	-25.3	19.1	9.6	34.4	27.6	6.8
Contents/Box (GB)									
Mobile NAND	93	121	149	180	201	230	225	233	-3.2
SSD	610	726	959	977	1,218	1,476	1,889	1,902	-0.7
Client SSD	419	482	570	628	685	704	631	684	-7.7
Enterprise SSD	2,022	2,764	3,430	3,944	5,006	6,509	7,885	7,961	-1.0
Contents growth (%)									
Mobile NAND	38.3	30.5	22.6	21.0	11.8	14.5	-2.3	1.1	-3.4
SSD	35.2	19.0	32.2	1.9	24.6	21.2	28.0	28.7	-0.8
Client SSD	32.7	15.0	18.2	10.1	9.2	2.7	-10.3	-2.9	-7.4
Enterprise SSD	26.7	36.7	24.1	15.0	26.9	30.0	21.1	22.3	-1.2

자료: Trendforce, 미래에셋증권 리서치센터

메모리 가격전망

1월 PC DRAM 계약가격 전망은 12월에서 1월로 넘어오며 기존 전망 대비 7% 수준의 소폭 하향 조정이 나타나는 듯했으나, 2월 중순 다시 상향기조로 전환되었다. PC DRAM 연말 계약가격을 기준으로 DDR5는 9.6%, DDR4는 5.9% 추가 상향되어 2월 계약가격 대비 각각 28.3%, 18.3% 높은 가격에 형성되어 있다.


DRAM 현물가격도 DDR5, DDR4 공히 최근 몇일간 횡보 구간이후 재 상승하기 시작했다. 불과 2, 3개월 이전만 하더라도 DDR4의 가격대가 비이성적이라고 여겨졌으나 DDR5 가격대가 추월했듯이 현재 계약가격 대비 두배가량의 프리미엄 구간인 현물 가격대에 계약가격이 진입하지 말라는 보장이 없다. Bit 당 가격은 1달러 선을 넘어 2달러 선에 달했다.

2월 가격의 가장 큰 특징은 NAND 계약가격의 상승이다. 이미 평년 대비 3배 이상 상승한 NAND 가격은 2월 들어 1Tb 웨이퍼 연말가격 기준 QLC +48.2%, TLC +45.4%의 추가 상승을 기록했다. AI 추론용 NAND 수요 급등으로 인한 효과이며, 그간 NAND에서의 설비 투자는 DRAM 보다 크게 소극적이었기 때문에 당분간 가격 강세는 지속될 것으로 보인다.

무엇보다 현재 높아져 있는 메모리 가격대가 큰 조정 없이 유지될 것으로 전망하는 이유는 수요의 양극화 때문이다. 현재 데이터센터용과 소비자용의 극심한 수요 양극화가 진행되고 있다. 26년을 기준으로 서버용-모바일용 DRAM의 수요 B/G 격차는 27.0%pt, NAND에서 74.2%로 역대 최대다.


응용별 수요 격차가 과도하게 크다는 것은 비주도 응용의 재고가 충분하게 쌓일 수 없다는 것이며, 주도 응용의 둔화기에 비주도 응용의 둔화가 동반되며 가격대가 크게 무너질 가능성이 낮다는 의미다. 설령 일부 빅테크의 수요 감소나 공급량 증가에 따른 가격이 안정화된다 할지라도 이는 곧 소비자의 재고 비축 수요로 이어져 가격을 지지할 가능성이 높다.

그림 97. DRAM Bit당 계약가격 추이




자료: 미래에셋증권 리서치센터

그림 98. DRAM DDR4 계약가격 전망 및 현물가격




자료: Trendforce, 미래에셋증권 리서치센터

그림 99. DRAM DDR5 계약가격 전망 및 현물가격




자료: Trendforce, 미래에셋증권 리서치센터

그림 100. NAND 1Tb TLC Wafer 계약가격 전망




자료: Trendforce, 미래에셋증권 리서치센터

그림 101. NAND 1Tb QLC Wafer 계약가격 전망




자료: Trendforce, 미래에셋증권 리서치센터

그림 102. DRAM 주요 응용별 수요 B/G 격차




자료: 미래에셋증권 리서치센터

그림 103. DRAM 수요 B/G 격차 및 공급 B/G




자료: 미래에셋증권 리서치센터

그림 104. NAND 주요 응용별 수요 B/G 격차



자료: 미래에셋증권 리서치센터

그림 105. NAND 수요 B/G 격차 및 공급 B/G




자료: 미래에셋증권 리서치센터

Global Company Analysis

투자 의견(유지)	매수
목표주가(상향)	▲ 275,000원
현재주가(26/2/20)	190,100원
상승여력	44.7%

영업이익(25F,십억원)	43,627
Consensus 영업이익(25F,십억원)	-
EPS 성장률(25F,%)	32.7
MKT EPS 성장률(25F,%)	36.0
P/E(25F,x)	18.3
MKT P/E(25F,x)	20.0
KOSPI	5,808.53
시가총액(십억원)	1,125,323
발행주식수(백만주)	5,920
유동주식비율(%)	75.1
외국인 보유비중(%)	51.1
베타(12M) 일간수익률	1.16
52주 최저가(원)	53,000
52주 최고가(원)	190,100

(%)	1M	6M	12M
절대주가	30.9	169.6	225.5
상대주가	10.1	45.3	48.7



[반도체]
김영건
 younggun.kim@miraeasset.com
정세훈
 sehoon.jung@miraeasset.com

삼성전자

다시 기술의 삼성

메모리 가격 상승폭 확대로 영업레버리지 구간 진입

동사에 대한 목표주가를 27.5만원(기존 24.7만원)으로 11.3% 상향한다. 사업부별 가치 합계(SOTP)를 통해 적정 기업가치를 1,725조원(메모리 사업부 1,530조원)으로 산출했다. 26F EPS와 BPS를 고려해 목표가를 P/E와 P/B 배수로 환산하면 각 9.1배, 3.2배에 해당한다. 업종 평균(14.4배, 4.2배)에 비하면 낮은 수준이다.

메모리 계약가격이 최근 다시 상향 기조로 전환되었다. PC DRAM 연말 계약가격을 기준으로 DDR5는 9.6%, DDR4는 5.9% 추가 상향되어 2월 계약가격 대비 각각 28.3%, 18.3% 높은 가격에 형성되어 있다. NAND 가격도 1Tb 웨이퍼 연말가격 기준 QLC +48.2%, TLC +45.4%의 추가 상승을 기록했다.

1Q26 실적은 매출액 118조원(QoQ +26.0%), OP 37조원(QoQ +86.2%)으로 추정한다. B/G 전망치는 기존 추정을 유지했으나, ASP는 DRAM +45%, NAND +45%로 기존 대비 각각 13%pt/5%pt 상향했다. 출하량 전망이 유지되는 가운데 가격 상승에 따른 영업레버리지로 DS 부문 OPM을 53%로 4.4%pt 상향 추정한다.

26년 실적은 매출액 562조원(YoY +68.4%), OP 227조원(YoY +419%)으로 기존 추정치 대비 각 12.4%/35.8% 상향했다. DRAM/NAND의 B/G는 +24%/+19%로 유지했으나, 메모리 가격 강세를 반영해 ASP 상승률을 +56.1%pt/+36.1%pt 상향했다. 2Q 예상되는 HBM4 비중확대를 고려해 HBM ASP도 9%pt 상향했다.

기술의 삼성 Again

동사는 지난주 개최된 반도체 분야 최고 권위 학회인 ISSCC 2026에서 HBM4의 세부스펙 및 적용기술을 공개했다. 핀당 최대 13Gb/s의 속도, 칩당 3.3TB/s로 2.6배 대역폭 확장을 구현했다. 동작 전압도 5~32% 수준 낮췄다. Fully-MBIST 기술을 적용해 칩 내부에 테스트 회로를 내재화함으로써 대고객 신뢰도를 높였다.

이 모든 것은 회로 설계 역량뿐 아니라 4nm FinFET 로직 공정 기반의 베이스 다이를 적용해 가능했다. 메모리와 파운더리의 시너지가 시작되고 있다. 또한, 차세대 DRAM인 4F2 DRAM의 프로토 타입을 공개했다. 하이브리드 본딩(HCB)를 통해 구현했으며 기존 6F2 구조 대비 20%의 다이 출하량 증가의 결과를 발표했다.

결산기 (12월)	2023	2024	2025F	2026F	2027F
매출액 (십억원)	258,935	300,871	333,569	561,728	659,010
영업이익 (십억원)	6,567	32,726	43,627	226,559	285,983
영업이익률 (%)	2.5	10.9	13.1	40.3	43.4
순이익 (십억원)	14,473	33,621	44,278	208,837	269,900
EPS (원)	2,131	4,950	6,566	31,005	40,071
ROE (%)	4.1	9.0	10.9	39.9	35.8
P/E (배)	36.8	10.7	18.3	6.1	4.7
P/B (배)	1.5	0.9	1.9	2.0	1.4
배당수익률 (%)	1.8	2.7	1.2	0.8	0.8


주: K-IFRS 연결 기준, 순이익은 지배주주 귀속 순이익
 자료: 삼성전자, 미래에셋증권 리서치센터

표 4. 삼성전자 SOTP 밸류에이션

구분	26F EBITDA	목표 EV/EBITDA	Implied EV	Valuation peer & Note
영업가치	275.7	6.3	1,724.8	조원
DX	14.2	6.9	97.6	
MX/NW	12.5	6.9	86.2	Xiaomi, Apple 평균 50% 할인
VD/DA	1.7	6.6	11.5	LG전자, Whirlpool 평균
DS	250.5	6.3	1,574.9	
Memory	244.7	6.3	1,530.4	SKH, MU, Kioxia 평균
Foundry/LSI	5.8	7.7	44.5	TSMC, GF, Intel 평균 30% 할인 (유지)
SDC	8.6	4.3	36.4	Innolux, BOE, AUO 평균
Harman	2.4	6.5	15.9	현대모비스, 만도 평균
구분	시가총액	지분율	지분가치	
지분가치			111.0	조원
상장			57.6	조원 (시가총액)
삼성바이오로직스	80.4	31.2	25.1	
삼성에피소홀딩스	15.3	38.6	5.9	
삼성전기	28.2	23.7	6.7	
삼성SDI	32.4	19.4	6.3	
삼성SDS	13.3	22.6	3.0	
기타			10.7	
비상장			53.3	조원 (장부가)
순부채			-91.8	조원
목표 시가총액			1,872	조원, 지분가치 50% 할인
주식수			6,793	백만주, 보통주+우선주
목표가			275,603	원
목표가(보정)			275,000	원, 기존 목표가 대비 11.3% 상향
현재가			190,100	원
상승여력			44.7	%


자료: Refinitiv, 미래에셋증권 리서치센터

그림 106. 메모리 업종 이익성장률 vs P/E 배수 분포



자료: Refinitiv, 미래에셋증권 리서치센터

그림 107. 메모리 업종 ROE vs P/B 배수 분포



자료: Refinitiv, 미래에셋증권 리서치센터

표 5. 전사 부문별 실적 추이 및 전망

(원, 조원, %)

	1Q25	2Q25	3Q25	4Q25P	1Q26F	2Q26F	3Q26F	4Q26F	2024	2025P	2026F	2027F
USD-KRW	1,453	1,402	1,386	1,450	1,443	1,445	1,445	1,445	1,363	1,422	1,444	1,431
QoQ/YoY	4.0	-3.5	-1.2	4.6	-0.5	0.2	0.0	0.0	4.4	4.3	1.5	-1.0
매출액	79.1	74.6	86.1	93.8	118.2	133.7	156.4	153.4	300.9	333.6	561.7	659.0
DX	51.7	43.6	48.4	44.3	53.8	45.5	54.1	46.2	174.9	188.0	199.5	208.2
DS	25.1	27.9	33.1	44.0	63.3	84.8	96.6	100.3	111.1	130.1	344.9	431.6
SDC	5.9	6.4	8.1	9.5	5.8	7.1	9.3	9.9	29.2	29.8	32.2	34.0
Harman	3.4	3.8	4.0	4.6	3.2	4.6	4.5	4.0	14.3	15.8	16.4	17.8
QoQ/YoY	4.4	-5.8	15.4	9.0	26.0	13.2	16.9	-1.9	16.2	10.9	68.4	17.3
DX	27.6	-15.8	11.0	-8.4	21.5	-15.6	18.9	-14.6	2.9	7.5	6.2	4.4
DS	-16.5	10.9	18.8	32.9	43.9	33.9	13.9	3.8	66.8	17.2	165.1	25.1
SDC	-27.8	8.7	27.0	17.3	-38.6	21.8	31.0	6.6	-5.9	2.4	7.8	5.5
Harman	-12.9	12.0	3.2	16.3	-29.4	41.5	-1.1	-11.9	-0.8	10.7	3.7	8.8
영업이익	6.7	4.7	12.2	20.1	37.4	54.2	66.7	68.2	32.7	43.6	226.6	286.0
DX	4.7	3.3	3.5	1.3	2.9	1.6	3.0	1.8	12.4	12.8	9.4	10.5
DS	1.1	0.4	7.0	16.4	33.6	50.9	61.1	63.8	15.1	24.8	209.3	266.7
SDC	0.5	0.5	1.2	2.0	0.6	1.1	1.9	2.1	3.7	4.2	5.7	6.4
Harman	0.3	0.5	0.4	0.3	0.3	0.6	0.6	0.4	1.3	1.5	1.9	2.2
QoQ/YoY	3.0	-30.1	160.2	65.2	86.2	44.9	22.9	2.3	398.3	33.3	419.3	26.2
DX	108.0	-29.6	4.3	-62.5	125.4	-43.7	84.0	-40.1	-13.5	3.0	-26.4	10.9
DS	-61.4	-68.3	1,896.4	134.6	104.7	51.5	20.2	4.4	TTB	64.6	742.5	27.4
SDC	-46.8	2.4	158.8	63.3	-68.8	74.3	73.8	11.8	-32.9	11.4	37.6	11.3
Harman	-21.6	57.6	-13.1	-28.7	-15.1	131.4	-2.1	-23.3	11.4	15.6	23.4	19.2
영업이익률	8.4	6.3	14.1	21.4	31.7	40.5	42.6	44.5	10.9	13.1	40.3	43.4
DX	9.1	7.6	7.2	2.9	5.4	3.6	5.6	3.9	7.1	6.8	4.7	5.0
DS	4.4	1.3	21.1	37.3	53.0	60.0	63.3	63.6	13.6	19.1	60.7	61.8
SDC	7.9	7.4	15.1	21.1	10.7	15.3	20.3	21.3	12.8	13.9	17.8	18.8
Harman	9.0	12.6	10.6	6.5	7.8	12.8	12.7	11.1	9.2	9.6	11.4	12.5
EBITDA	18.2	16.0	24.0	32.2	49.8	66.8	79.3	81.1	75.4	90.4	277.0	339.1
DX	5.8	4.4	4.6	2.5	4.1	2.8	4.2	3.0	16.7	17.3	14.1	15.1
DS	10.6	9.7	16.8	26.4	43.9	61.3	71.7	74.5	49.9	63.5	251.3	311.4
SDC	1.1	1.1	1.9	2.7	1.3	1.8	2.6	2.8	6.4	6.9	8.6	9.2
Harman	0.4	0.6	0.6	0.4	0.4	0.7	0.7	0.6	1.9	2.1	2.4	2.8
QoQ/YoY	1.2	-11.9	49.6	34.2	54.8	34.0	18.8	2.2	66.6	20.0	206.4	22.4
DX	73.7	-24.0	4.6	-46.6	66.3	-31.4	49.3	-29.0	-10.6	3.7	-18.6	7.3
DS	-14.1	-8.6	72.6	57.2	66.3	39.8	16.9	4.0	227.1	27.3	295.8	23.9
SDC	-26.8	0.7	65.0	44.1	-50.7	34.8	44.7	8.6	-28.1	7.2	24.8	7.6
Harman	-15.9	38.9	-10.0	-20.2	-10.1	83.7	-1.7	-18.6	9.1	11.4	18.2	14.6
Capex	12.0	11.1	9.2	20.4	16.0	16.2	16.2	16.4	53.6	52.7	64.8	75.6
DS	10.9	9.8	7.8	19.0	14.9	14.9	14.9	14.9	46.3	47.5	59.6	70.4
SDC	0.5	0.8	0.8	0.7	0.5	0.7	0.7	0.8	4.8	2.8	2.7	2.7
Others	0.6	0.5	0.5	0.8	0.5	0.6	0.6	0.7	2.5	2.4	2.5	2.5
QoQ/YoY	-32.6	-7.5	-17.5	123.4	-21.9	1.5	0.0	1.5	1.0	-1.8	23.0	16.7
DS	-31.4	-10.7	-20.3	143.4	-21.4	0.0	0.0	0.0	-4.3	2.6	25.5	18.1
SDC	-48.8	61.2	4.2	-19.8	-20.5	25.0	0.0	20.0	102.7	-42.1	-5.0	0.0
Others	-36.2	-6.2	0.5	54.1	-34.3	19.7	0.0	16.5	7.5	-5.2	5.5	0.0
FCF	6.2	4.9	14.8	11.7	33.9	50.6	63.1	64.6	21.7	37.7	212.2	263.4
DS	-0.3	-0.1	9.0	7.4	29.0	46.4	56.8	59.6	3.6	16.0	191.7	240.9
SDC	0.6	0.3	1.0	2.0	0.8	1.1	1.9	2.0	1.6	4.1	5.9	6.5
Others	5.9	4.7	4.8	2.3	4.1	3.1	4.4	3.0	16.6	17.7	14.6	16.0

Note: Capex는 C/F가 아닌 발표(자산인식) 기준, FCF = EBITDA - Capex,

자료: 삼성전자, 미래에셋증권 리서치센터

표 6. 전사 부문별 실적 전망치 변경 내역


(원, 조원, %, %pt)

	1Q26F			2026F			2027F		
	New	Old	변경율	New	Old	변경율	New	Old	변경율
USD-KRW	1,443	1,460	-1.2	1,444	1,460	-1.1	1,431	1,445	-1.0
매출액	118.2	114.9	2.9	561.7	499.9	12.4	659.0	560.3	17.6
DX	53.8	54.2	-0.7	199.5	200.6	-0.6	208.2	209.3	-0.5
DS	63.3	59.6	6.2	344.9	281.9	22.4	431.6	331.7	30.1
SDC	5.8	5.9	-1.1	32.2	32.5	-1.0	34.0	34.3	-0.9
Harman	3.2	3.2	0.0	16.4	16.4	0.0	17.8	17.8	0.0
영업이익	37.4	32.9	13.7	226.6	166.8	35.8	286.0	195.8	46.0
DX	2.9	3.0	-1.8	9.4	9.6	-1.8	10.5	10.6	-1.6
DS	33.6	29.0	15.8	209.3	149.3	40.2	266.7	176.3	51.3
SDC	0.6	0.6	-3.6	5.7	5.8	-2.0	6.4	6.5	-1.8
Harman	0.3	0.3	0.0	1.9	1.9	0.0	2.2	2.2	0.0
영업이익률	31.7	28.7	3.0	40.3	33.4	7.0	43.4	35.0	8.4
DX	5.4	5.5	-0.1	4.7	4.8	-0.1	5.0	5.1	-0.1
DS	53.0	48.6	4.4	60.7	53.0	7.7	61.8	53.2	8.6
SDC	10.7	11.0	-0.3	17.8	18.0	-0.2	18.8	18.9	-0.2
Harman	7.8	7.8	0.0	11.4	11.4	0.0	12.5	12.5	0.0
EBITDA	49.8	45.3	10.0	277.0	217.3	27.5	339.1	249.0	36.2
DX	4.1	4.1	-1.3	14.1	14.2	-1.2	15.1	15.3	-1.1
DS	43.9	39.3	11.7	251.3	191.3	31.4	311.4	221.0	40.9
SDC	1.3	1.4	-1.7	8.6	8.7	-1.3	9.2	9.3	-1.3
Harman	0.4	0.4	0.0	2.4	2.4	0.0	2.8	2.8	0.0
Capex	16.0	16.1	-0.7	64.8	65.3	-0.7	75.6	76.1	-0.6
DS	14.9	15.0	-0.7	59.6	60.1	-0.7	70.4	70.9	-0.7
SDC	0.5	0.5	0.0	2.7	2.7	0.0	2.7	2.7	0.0
Others	0.5	0.5	0.0	2.5	2.5	0.0	2.5	2.5	0.0
FCF	33.9	29.2	15.8	212.2	152.0	39.6	263.4	172.9	52.4
DS	29.0	24.2	19.4	191.7	131.3	46.0	240.9	150.1	60.5
SDC	0.8	0.8	-2.9	5.9	6.0	-1.9	6.5	6.7	-1.8
Others	4.1	4.2	-1.3	14.6	14.8	-1.2	16.0	16.1	-1.0


자료: 미래에셋증권 리서치센터

그림 108. 삼성전자 전사 매출액 추이 및 전망

그림 109. 삼성전자 부문별 영업이익 추이 및 전망



자료: 삼성전자, 미래에셋증권 리서치센터



자료: 삼성전자, 미래에셋증권 리서치센터


표 7. DS 부문 실적

(조원, %)

	1Q25	2Q25	3Q25	4Q25P	1Q26F	2Q26F	3Q26F	4Q26F	2024	2025P	2026F	2027F
매출액	25.1	27.9	33.1	44.0	63.3	84.8	96.6	100.3	111.1	130.1	344.9	431.6
DRAM	13.2	14.5	18.7	28.1	42.0	56.9	66.3	70.3	54.4	74.5	235.5	311.9
NAND	5.8	6.7	8.0	9.4	14.6	19.8	22.9	22.2	30.1	29.9	79.5	85.5
Foundry/LSI	6.1	6.7	6.4	6.5	6.7	8.0	7.4	7.8	26.6	25.7	29.9	34.2
QoQ/YoY	-16.5	10.9	18.8	32.9	43.9	33.9	13.9	3.8	66.8	17.2	165.1	25.1
DRAM	-15.8	9.8	28.9	50.3	49.4	35.5	16.5	6.0	89.8	37.1	215.9	32.4
NAND	-19.3	14.0	19.7	17.7	55.8	35.2	15.5	-3.0	94.5	-0.6	165.9	7.6
Foundry/LSI	-15.1	10.5	-4.0	1.0	2.8	20.5	-8.0	5.4	18.4	-3.5	16.4	14.4
영업이익	1.1	0.4	7.0	16.4	33.6	50.9	61.1	63.8	15.1	24.8	209.3	266.7
DRAM	3.7	3.6	7.1	15.8	28.0	40.2	47.7	50.7	16.8	30.2	166.6	214.9
NAND	-0.8	-0.5	0.7	2.4	7.3	11.9	14.8	14.3	3.5	1.8	48.2	54.6
Foundry/LSI	-1.8	-2.7	-0.8	-1.7	-1.7	-1.2	-1.4	-1.1	-5.3	-7.2	-5.4	-2.8
QoQ/YoY	-61.4	-68.3	1,896.4	134.6	104.7	51.5	20.2	4.4	TTB	64.6	742.5	27.4
DRAM	-21.4	-2.0	95.9	122.0	77.5	43.5	18.8	6.1	TTB	79.4	451.3	29.0
NAND	TTR	RR	TTB	225.7	207.3	63.6	24.1	-3.5	TTB	-49.1	2,578.1	13.3
Foundry/LSI	RR	RR	RR	RR	RR	RR	RR	RR	RR	RR	RR	RR
영업이익률	4.4	1.3	21.1	37.3	53.0	60.0	63.3	63.6	13.6	19.1	60.7	61.8
DRAM	28.0	25.0	38.0	56.1	66.7	70.6	72.0	72.1	31.0	40.5	70.7	68.9
NAND	-13.0	-8.0	9.1	25.2	49.7	60.1	64.5	64.2	11.8	6.0	60.6	63.8
Foundry/LSI	-30.3	-41.0	-13.1	-26.9	-25.7	-15.3	-18.7	-14.3	-19.9	-27.9	-18.2	-8.1
EBITDA	10.4	9.5	16.6	26.2	43.6	61.1	71.5	74.3	49.2	62.7	250.5	310.5
DRAM	6.8	6.9	10.8	19.8	32.3	44.8	52.6	55.9	27.2	44.3	185.6	235.7
NAND	1.8	2.1	3.6	5.4	10.2	14.7	17.4	16.8	13.5	12.8	59.1	63.7
Foundry/LSI	1.8	0.5	2.2	1.0	1.2	1.6	1.4	1.5	8.4	5.5	5.8	11.2
Capex	10.9	9.8	7.8	19.0	14.9	14.9	14.9	14.9	46.3	47.5	59.6	70.4
DRAM	5.5	4.9	3.5	6.6	8.9	8.9	8.9	3.5	18.4	20.5	30.3	32.9
NAND	3.3	3.4	2.3	3.8	3.0	3.0	3.0	1.2	13.0	12.8	10.1	14.3
Foundry/LSI	2.2	1.5	1.9	8.6	3.0	3.0	3.0	10.2	14.9	14.2	19.2	23.2

자료: 삼성전자, 미래에셋증권 리서치센터

그림 110. HBM 출하량 추이 및 전망



자료: 미래에셋증권 리서치센터

표 8. 메모리 매출액 추정

(십억개, US\$, %)

	1Q25	2Q25	3Q25	4Q25P	1Q26F	2Q26F	3Q26F	4Q26F	2024	2025P	2026F	2027F
USD-KRW	1,453	1,402	1,386	1,450	1,443	1,445	1,445	1,445	1,363	1,422	1,444	1,431
QoQ/YoY	4.0	-3.5	-1.2	4.6	-0.5	0.2	0.0	0.0	4.4	4.3	1.5	-1.0
DRAM												
매출액 (US\$bn)	9.1	10.4	13.5	19.4	29.1	39.4	45.9	48.6	39.8	52.3	163.0	218.0
QoQ/YoY	-19.1	13.7	30.4	43.7	50.2	35.3	16.5	6.0	81.8	31.5	211.5	33.7
출하량 (십억Gb)	20.5	22.8	26.2	26.7	27.6	29.3	30.7	31.8	88.8	96.2	119.4	143.2
QoQ/YoY	1.0	11.0	15.0	2.1	3.3	6.0	4.8	3.8	13.0	8.3	24.2	19.9
ASP (US\$)	0.44	0.45	0.52	0.73	1.05	1.35	1.50	1.53	0.45	0.54	1.37	1.52
QoQ/YoY	-19.9	2.5	13.4	40.7	45.3	27.6	11.1	2.1	60.8	21.3	150.9	11.5
Conventional												
매출액 (US\$bn)	8.1	9.0	11.4	16.5	26.3	35.9	40.7	41.5	33.0	45.0	144.4	186.6
QoQ/YoY	2.9	11.0	25.9	45.0	59.7	36.5	13.3	2.0	62.3	36.3	220.9	29.2
출하량 (십억Gb)	19.9	21.9	24.7	24.7	25.5	26.7	27.5	28.1	83.7	91.2	107.8	126.3
QoQ/YoY	11.1	9.9	13.1	0.0	3.0	5.0	3.0	2.0	8.2	9.0	18.3	17.1
ASP (US\$)	0.41	0.41	0.46	0.67	1.03	1.34	1.48	1.48	0.39	0.49	1.34	1.48
QoQ/YoY	-7.4	0.9	11.3	45.0	55.0	30.0	10.0	0.0	50.1	25.0	171.4	10.3
HBM												
매출액 (US\$bn)	1.0	1.3	2.1	2.9	2.8	3.5	5.2	7.1	6.8	7.3	18.6	31.4
QoQ/YoY	-71.1	37.1	61.1	36.6	-3.5	23.7	49.1	37.6	336.8	7.9	153.6	69.1
Portion in DRAM	10.6	12.8	15.8	15.0	9.6	8.8	11.3	14.7	17.1	14.0	11.4	14.4
출하량 (십억Gb)	0.6	0.9	1.5	2.0	2.1	2.5	3.1	3.8	5.1	5.0	11.6	16.9
QoQ/YoY	-74.1	45.2	61.1	37.9	7.2	17.8	24.2	19.6	334.2	-2.8	132.7	46.1
Portion in DRAM	3.0	4.0	5.5	7.5	7.8	8.6	10.2	11.8	5.8	5.2	9.7	11.8
ASP (US\$)	1.56	1.47	1.47	1.46	1.31	1.38	1.65	1.90	1.3	1.5	1.6	1.9
QoQ/YoY	11.6	-5.5	0.0	-1.0	-10.0	5.0	20.0	15.0	0.6	11.0	9.0	15.7
NAND												
매출액 (US\$bn)	4.0	4.8	5.8	6.5	10.2	13.7	15.8	15.4	22.1	21.0	55.0	59.8
QoQ/YoY	-22.5	18.2	21.2	12.5	56.6	35.0	15.5	-3.0	86.4	-4.6	161.8	8.6
출하량 (십억GB)	61.6	77.6	85.4	76.9	83.0	89.7	94.1	91.3	298.1	301.6	358.2	398.8
QoQ/YoY	-10.0	26.0	10.0	-10.0	8.0	8.0	5.0	-3.0	11.0	1.2	18.8	11.3
ASP (US\$)	0.07	0.06	0.07	0.08	0.12	0.15	0.17	0.17	0.07	0.07	0.15	0.15
QoQ/YoY	-13.8	-6.2	10.1	25.0	45.0	25.0	10.0	0.0	67.9	-5.7	120.4	-2.5

자료: 삼성전자, 미래에셋증권 리서치센터

표 9. DS부문 실적 전망치 변경 내역

(원, 조원, %, %pt)

	1Q26F			2026F			2027F		
	New	Old	변경율	New	Old	변경율	New	Old	변경율
매출액	63.3	59.6	6.2	344.9	281.9	22.4	431.6	331.7	30.1
DRAM	42.0	38.7	8.7	235.5	184.8	27.4	311.9	231.6	34.7
NAND	14.6	14.3	2.3	79.5	67.2	18.3	85.5	65.9	29.7
Foundry/LSI	6.7	6.7	0.0	29.9	29.9	0.0	34.2	34.2	0.0
영업이익	33.6	29.0	15.8	209.3	149.3	40.2	266.7	176.3	51.3
DRAM	28.0	24.2	15.7	166.6	119.5	39.4	214.9	143.8	49.5
NAND	7.3	6.5	12.0	48.2	35.2	36.7	54.6	35.3	54.8
Foundry/LSI	-1.7	-1.7	RR	-5.4	-5.5	RR	-2.8	-2.8	RR
영업이익률	53.0	48.6	4.4	60.7	53.0	7.7	61.8	53.2	8.6
DRAM	66.7	62.6	4.1	70.7	64.7	6.1	68.9	62.1	6.8
NAND	49.7	45.3	4.3	60.6	52.4	8.1	63.8	53.5	10.4
Foundry/LSI	-25.7	-25.7	0.0	-18.2	-18.3	0.1	-8.1	-8.1	-0.1
[메모리 추정치]									
DRAM									
Bit growth	3.3	3.3	0.0	24.2	24.2	0.0	19.9	19.9	0.0
ASP 증감율	45.3	32.2	13.2	150.9	94.8	56.1	11.5	5.5	6.0
Conventional									
Bit growth	3.0	3.0	0.0	18.3	18.3	0.0	17.1	17.1	0.0
ASP 증감율	55.0	40.0	15.0	171.4	105.7	65.7	10.3	3.2	7.2
HBM									
Bit growth	7.2	7.2	0.0	132.7	132.7	0.0	46.1	46.1	0.0
ASP 증감율	-10.0	-13.0	3.0	9.0	0.2	8.8	15.7	11.9	3.8
NAND									
Bit growth	8.0	8.0	0.0	18.8	18.8	0.0	11.3	11.3	0.0
ASP 증감율	45.0	40.0	5.0	120.4	84.3	36.1	-2.5	-11.0	8.5

자료: 미래에셋증권 리서치센터


표 10. 삼성전자 주주환원 규모 추정

(조원)

	Season II : 3개년 FCF 50%, 9.6조원/년			Season III : 3개년 FCF 50%, 9.8조원/년			Season IV : 3개년 FCF 50%, 9.8조원/년		
	2018	2019	2020	2021	2022	2023	2024	2025P	2026F
지배주주순이익	43.9	21.5	26.1	39.2	54.7	14.5	33.6	44.3	202.6
영업현금흐름	67.0	45.4	65.3	65.1	62.2	44.1	73.0	94.6	278.3
Capex	29.6	25.4	37.6	47.1	49.4	57.6	51.4	58.2	66.4
FCF	37.5	20.0	27.7	18.0	12.8	-13.5	21.6	36.5	211.9
FCF 주주환원율 (%)	50.0	50.0	50.0	50.0	50.0	50.0	50.0	50.0	50.0
정규배당 재원	18.7	10.0	13.8	9.0	6.4	-6.7	10.8	18.2	106.0
정규배당 지급액	9.6	9.6	9.6	9.8	9.8	9.8	9.8	9.8	9.8
특별배당 재원(누적)	9.1	9.5	13.8	-0.8	-4.2	-20.8	1.0	7.6	95.6
자사주매입액	0.9	0.0	0.0	0.0	0.0	0.0	1.8	8.1	0.0
특별배당액	0.2	0.0	10.7	0.0	0.0	0.0	0.0	0.0	37.3
총 배당지급액	9.8	9.6	20.3	9.8	9.8	9.8	9.8	9.8	47.1
배당성향 (%)	22.3	44.7	78.0	25.0	17.9	67.8	29.2	22.2	23.3
보통주	8.6	8.5	17.9	8.6	8.6	8.6	8.6	8.6	41.4
우선주	1.2	1.2	2.5	1.2	1.2	1.2	1.2	1.2	5.7
총 주주환원액	10.7	9.6	20.3	9.8	9.8	9.8	11.6	18.0	47.1
기말주식수 (백만주)									
보통주	5,970	5,970	5,970	5,970	5,970	5,970	5,970	5,920	5,920
(자사주)	0	0	0	0	0	0	33	92	92
우선주	823	823	823	823	823	823	823	816	816
(자사주)	0	0	0	0	0	0	5	14	14
수정 DPS (W)									
보통주	1,416	1,416	2,994	1,444	1,444	1,444	1,446	1,472	7,110
우선주	1,417	1,417	2,995	1,445	1,445	1,445	1,447	1,472	7,111
연평균 수정주가 (W)									(현재주가)
보통주	46,830	46,583	57,153	79,156	63,935	67,457	71,610	71,448	190,300
우선주	38,148	37,996	49,780	72,033	58,195	56,442	58,790	57,355	135,100
연평균 배당수익률 (%)									
보통주	3.0	3.0	5.2	1.8	2.3	2.1	2.0	2.1	3.7
우선주	3.7	3.7	6.0	2.0	2.5	2.6	2.5	2.6	5.3
기말 순현금	83.6	88.7	103.7	105.3	108.0	82.8	97.3	102.4	228.3

자료: 삼성전자, 미래에셋증권 리서치센터


그림 111. 삼성전자 HBM4 다이



자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

그림 112. 삼성전자 4F2 DRAM 다이

Chip photo. and array configuration summary



Density	16 Gb, 32 Bank
Cell/BL per unit array	1296 Cell/BL
Cell/WL per unit array	1024 Cell/WL

- 16Gb DRAM is fabricated in a 10nm DRAM process
- Array size is 1296cell/BL and 1056Cell/WL

자료: 삼성전자, ISSCC 2026, 미래에셋증권 리서치센터

삼성전자 (005930)

예상 포괄손익계산서 (요약)

(십억원)	2024	2025F	2026F	2027F
매출액	300,871	333,569	561,728	659,010
매출원가	186,562	202,149	200,907	219,684
매출총이익	114,309	131,420	360,821	439,326
판매비와관리비	81,583	87,792	134,262	153,343
조정영업이익	32,726	43,627	226,559	285,983
영업이익	32,726	43,627	226,559	285,983
비영업손익	4,804	6,253	8,427	17,595
금융손익	3,915	4,170	7,639	16,799
관계기업등 투자손익	751	737	789	796
세전계속사업손익	37,530	49,880	234,986	303,578
계속사업법인세비용	3,078	4,653	22,335	28,749
계속사업이익	34,451	45,227	212,651	274,829
중단사업이익	0	0	0	0
당기순이익	34,451	45,227	212,651	274,829
지배주주	33,621	44,278	208,837	269,900
비지배주주	830	949	3,814	4,929
총포괄이익	51,296	45,815	212,651	274,829
지배주주	50,048	44,309	205,900	266,104
비지배주주	1,248	1,505	6,751	8,725
EBITDA	75,357	90,539	277,017	339,068
FCF	21,576	31,060	179,120	246,263
EBITDA 마진율 (%)	25.0	27.1	49.3	51.5
영업이익률 (%)	10.9	13.1	40.3	43.4
지배주주귀속 순이익률 (%)	11.2	13.3	37.2	41.0

예상 재무상태표 (요약)

(십억원)	2024	2025F	2026F	2027F
유동자산	227,062	260,515	507,636	761,532
현금 및 현금성자산	53,706	45,984	156,711	376,986
매출채권 및 기타채권	53,246	65,900	107,803	118,131
재고자산	51,755	64,055	104,784	114,823
기타유동자산	68,355	84,576	138,338	151,592
비유동자산	287,470	307,278	336,288	365,549
관계기업투자등	12,592	15,585	25,494	27,937
유형자산	205,945	215,690	235,020	262,069
무형자산	23,739	26,412	26,182	25,952
자산총계	514,532	567,793	843,924	1,127,081
유동부채	93,326	107,488	168,828	183,948
매입채무 및 기타채무	30,918	38,265	62,596	68,593
단기금융부채	15,380	11,017	11,017	11,017
기타유동부채	47,028	58,206	95,215	104,338
비유동부채	19,014	24,298	36,153	39,074
장기금융부채	3,950	5,655	5,655	5,655
기타비유동부채	15,064	18,643	30,498	33,419
부채총계	112,340	131,787	204,981	223,023
지배주주지분	391,688	424,153	623,276	883,461
자본금	898	898	898	898
자본잉여금	4,404	4,404	4,404	4,404
이익잉여금	370,513	402,135	601,258	861,444
비지배주주지분	10,504	11,853	15,667	20,597
자본총계	402,192	436,006	638,943	904,058

예상 현금흐름표 (요약)

(십억원)	2024	2025F	2026F	2027F
영업활동으로 인한 현금흐름	72,983	89,221	245,479	322,967
당기순이익	34,451	45,227	212,651	274,829
비현금수익비용가감	42,947	50,548	64,249	64,122
유형자산감가상각비	39,650	43,609	47,028	49,655
무형자산상각비	2,981	3,303	3,430	3,430
기타	316	3,636	13,791	11,037
영업활동으로인한자산및부채의변동	-1,568	-4,462	-16,841	-4,151
매출채권 및 기타채권의 감소(증가)	-3,139	-8,458	-34,329	-8,462
재고자산 감소(증가)	2,541	-15,228	-40,729	-10,039
매입채무 및 기타채무의 증가(감소)	-1,539	1,275	9,735	2,400
법인세납부	-6,450	-6,729	-22,335	-28,749
투자활동으로 인한 현금흐름	-85,382	-78,375	-115,918	-91,331
유형자산처분(취득)	-51,250	-57,992	-66,359	-76,704
무형자산감소(증가)	-2,319	-4,207	-3,200	-3,200
장단기금융자산의 감소(증가)	-36,218	-14,000	-46,359	-11,427
기타투자활동	4,405	-2,176	0	0
재무활동으로 인한 현금흐름	-7,797	-21,389	-9,714	-9,714
장단기금융부채의 증가(감소)	6,644	-2,658	0	0
자본의 증가(감소)	0	0	0	0
배당금의 지급	-10,889	-9,897	-9,714	-9,714
기타재무활동	-3,552	-8,834	0	0
현금의 증가	-15,375	-7,722	110,727	220,275
기초현금	69,081	53,706	45,984	156,711
기말현금	53,706	45,984	156,711	376,986

예상 주당가치 및 valuation (요약)


	2024	2025F	2026F	2027F
P/E (x)	10.7	18.3	6.1	4.7
P/CF (x)	4.7	8.4	4.6	3.8
P/B (x)	0.9	1.9	2.0	1.4
EV/EBITDA (x)	3.6	7.6	3.6	2.3
EPS (원)	4,950	6,566	31,005	40,071
CFPS (원)	11,394	14,203	41,110	50,322
BPS (원)	57,930	63,947	93,510	132,138
DPS (원)	1,446	1,465	1,465	1,465
배당성향 (%)	25.0	19.0	4.0	3.1
배당수익률 (%)	2.7	1.5	1.5	1.5
매출액증가율 (%)	16.2	10.9	68.4	17.3
EBITDA증가율 (%)	66.6	20.1	206.0	22.4
조정영업이익증가율 (%)	398.3	33.3	419.3	26.2
EPS증가율 (%)	132.3	32.7	372.2	29.2
매출채권 회전율 (회)	7.5	6.8	7.9	7.1
재고자산 회전율 (회)	5.8	5.8	6.7	6.0
매입채무 회전율 (회)	15.8	14.6	10.0	8.4
ROA (%)	7.1	8.4	30.1	27.9
ROE (%)	9.0	10.9	39.9	35.8
ROIC (%)	10.6	12.7	59.9	66.8
부채비율 (%)	27.9	30.2	32.1	24.7
유동비율 (%)	243.3	242.4	300.7	414.0
순차입금/자기자본 (%)	-23.2	-23.4	-40.6	-54.3
조정영업이익/금융비용 (x)	36.2	77.0	449.9	567.9

자료: 삼성전자, 미래에셋증권 리서치센터

투자 의견(유지)	매수
목표주가(상향)	▲ 1,540,000원
현재주가(26/2/20)	949,000원
상승여력	62.3%

영업이익(25F,십억원)	47,244
Consensus 영업이익(25F,십억원)	44,502
EPS 성장률(25F,%)	121.1
MKT EPS 성장률(25F,%)	36.0
P/E(25F,x)	10.8
MKT P/E(25F,x)	20.0
KOSPI	5,808.53
시가총액(십억원)	690,874
발행주식수(백만주)	713
유동주식비율(%)	73.8
외국인 보유비중(%)	53.5
베타(12M) 일간수익률	1.73
52주 최저가(원)	164,800
52주 최고가(원)	949,000

(%)	1M	6M	12M
절대주가	27.7	271.4	347.6
상대주가	7.4	100.2	104.5



[반도체]
김영건
younggun.kim.a@miraeasset.com
정세훈
sehoon.jung@miraeasset.com

SK하이닉스

글로벌 반도체 수익성 1위 임박

업계 전반의 실적 전망치 상향으로 밸류에이션 부담 축소

동사에 대한 목표주가를 154만원(기존 137만원)으로 12.4% 상향한다. 26년 OP 추정치를 185조원으로 25% 상향했으며 목표 P/B 배수는 유지했다. 메모리 가격 상승세가 예상보다 강하며, 하반기에도 상승세가 지속될 것으로 전망되기에 26F DRAM/NAND ASP 상승률 추정치를 각 +30.8%pt/+69.6%pt 상향했다.

목표 배수는 메모리 업종 26F P/B 평균(샌디스크 제외) 4.1배를 적용했다. 최근 글로벌 메모리 전반 주가 상승에도 불구하고, 실적 전망치 상향도 동반되며 목표 배수 기대치의 변화가 없었다. 26F ROE가 80.9%로 업종(평균 48.8%)내 압도적으로 가장 높을 것으로 추정되기에 배수의 업계 평균값 적용은 무리가 없다는 판단이다.

가격 상승 효과로 반도체 업계 1위 수익성 달성 전망

메모리 계약가격이 최근 다시 상향 기조로 전환되었다. PC DRAM 연말 계약가격을 기준으로 DDR5는 9.6%, DDR4는 5.9% 추가 상향되어 2월 계약가격 대비 각각 28.3%, 18.3% 높은 가격에 형성되어 있다. NAND 가격도 1Tb 웨이퍼 연말가격 기준 QLC +48.2%, TLC +45.4%의 추가 상승을 기록했다.

1Q26 실적은 매출액 47.0조원(QoQ +43.3%), OP 30.4조원(QoQ +58.4%)으로 추정한다. DRAM/NAND의 B/G는 각 +2%/-1%로 제한적일 전망이다, 출하량의 기저가 높고 재고가 제한적이기 때문이다. ASP는 각 +38.5%/+55.3% 상승 전망한다. DRAM 뿐만 아니라, NAND 가격의 최근 급등을 반영했다.

26년 실적은 매출액 274조원(YoY +182%), OP 185조원(YoY +292%)으로 기존 추정치 대비 각 19.5%/25.2% 상향했다. 메모리 가격 강세를 반영해 ASP 상승률을 +30.8%pt/+69.6pt 상향 추정했다. 컨벤셔널 DRAM 강세에 따른 HBM3E의 가격 상향 가능성과 HBM4 출하 비중 확대를 고려해 HBM ASP도 6%pt 상향했다.

동사는 지난주 개최된 반도체 분야 최고 권위 학회인 ISSCC 2026에서 GDDR7과 LPDDR6의 세부 스펙 및 기술적 진보사항을 보고했다. GDDR7은 1c nm 공정 기반 24Gb 용량이며, 정상전압(1.2V)하에 48Gb/s 속도를 달성했다. 이는 JEDEC 표준을 상회할 뿐 아니라, 테스트 장비의 측정 한계를 넘는 수준이었다.

결산기 (12월)	2023	2024	2025F	2026F	2027F
매출액 (십억원)	32,766	66,193	97,147	274,244	371,734
영업이익 (십억원)	-7,730	23,467	47,244	185,296	255,770
영업이익률 (%)	-23.6	35.5	48.6	67.6	68.8
순이익 (십억원)	-9,112	19,789	43,753	155,742	217,268
EPS (원)	-12,517	27,182	60,100	213,931	298,444
ROE (%)	-15.6	31.1	46.1	80.9	57.7
P/E (배)	-	6.4	10.8	4.4	3.2
P/B (배)	1.8	1.7	4.0	2.5	1.4
배당수익률 (%)	0.8	1.3	0.5	0.5	0.5

주: K-IFRS 연결 기준, 순이익은 지배주주 귀속 순이익
자료: SK하이닉스, 미래에셋증권 리서치센터

표 11. SK하이닉스 실적 추정치 변경

(원, 조원, %, %pt)

	1Q26F			2026F			2027F		
	New	Old	변경율	New	Old	변경율	New	Old	변경율
USD-KRW	1,443	1,460	-1.2	1,444	1,460	-1.1	1,431	1,445	-1.0
매출액	47.0	44.9	4.8	274.2	229.5	19.5	371.7	282.6	31.5
DRAM	35.2	34.6	1.8	209.1	181.6	15.2	294.8	230.1	28.1
NAND	11.5	10.0	15.6	63.8	46.6	37.1	75.6	51.1	47.8
영업이익	30.4	27.9	8.9	185.3	147.9	25.2	255.8	182.7	40.0
DRAM	25.8	24.6	5.0	158.8	132.0	20.4	225.0	166.0	35.6
NAND	4.6	3.3	38.0	26.3	15.8	66.5	30.6	16.6	84.6
영업이익률	64.7	62.2	2.4	67.6	64.5	3.1	68.8	64.6	4.2
DRAM	73.2	70.9	2.3	76.0	72.7	3.3	76.3	72.1	4.2
NAND	39.7	33.3	6.5	41.1	33.9	7.3	40.5	32.5	8.1
EBITDA	34.4	31.9	7.8	203.2	165.9	22.5	280.8	207.7	35.2
DRAM	27.0	25.8	4.8	163.8	136.9	19.6	231.0	172.0	34.3
NAND	4.6	3.4	37.6	26.5	15.9	66.0	30.8	16.7	84.0
Capex	11.4	11.4	0.0	56.9	56.9	0.0	74.0	74.0	0.0
FCF	23.0	20.5	12.2	146.3	109.0	34.3	206.8	133.7	54.7
[메모리 추정치]									
DRAM									
Bit growth	2.4	2.4	0.0	24.9	24.9	0.0	18.4	18.4	0.0
ASP 증감율	38.5	34.5	4.0	119.1	88.3	30.8	20.2	8.1	12.1
Conventional									
Bit growth	2.0	2.0	0.0	23.3	23.3	0.0	18.9	18.9	0.0
ASP 증감율	60.0	55.0	5.0	191.4	143.8	47.6	24.4	10.4	14.0
HBM									
Bit growth	5.5	5.5	0.0	36.2	36.2	0.0	14.8	14.8	0.0
ASP 증감율	-8.0	-10.0	2.0	4.1	-1.4	5.5	4.8	1.6	3.2
NAND									
Bit growth	-1.3	-1.3	0.0	23.9	23.9	0.0	16.2	16.2	0.0
ASP 증감율	55.3	32.8	22.5	150.1	80.5	69.6	2.9	-4.5	7.4

자료: 미래에셋증권 리서치센터

표 12. SK하이닉스 밸류에이션

구분	값	비고
26F BPS	380,535	원
Target P/B	4.1	배, 목표 배수 유지
목표가	1,544,775	원
목표가(보정)	1,540,000	원, 12.4% 상향(기존 1,370,000원)
현재가	949,000	원, 26.2.20 증가
상승여력	62.3	%, 투자 의견 '매수'

자료: 미래에셋증권 리서치센터

표 13. SK하이닉스 실적 추이 및 전망


(원, 조원, %)

	1Q25	2Q25	3Q25	4Q25P	1Q26F	2Q26F	3Q26F	4Q26F	2024	2025F	2026F	2027F
USD-KRW	1,453	1,402	1,386	1,450	1,443	1,445	1,445	1,445	1,363	1,422	1,444	1,431
QoQ/YoY	4.0	-3.5	-1.2	4.6	-0.5	0.2	0.0	0.0	4.4	4.3	1.5	-1.0
매출액	17.6	22.2	24.4	32.8	47.0	64.4	77.8	85.0	66.2	97.1	274.2	371.7
DRAM	14.1	17.1	19.1	24.9	35.2	48.8	59.1	66.0	45.2	75.2	209.1	294.8
NAND	3.2	4.7	4.9	7.6	11.5	15.3	18.4	18.6	19.0	20.3	63.8	75.6
Others	0.4	0.4	0.5	0.3	0.3	0.3	0.3	0.3	2.0	1.6	1.3	1.4
YoY	41.9	35.4	39.1	66.1	166.7	189.8	218.0	159.0	102.0	46.8	182.3	35.5
DRAM	86.1	57.9	57.3	70.6	149.6	184.8	209.7	164.7	116.1	66.6	177.9	41.0
NAND	-27.0	-8.3	-0.6	62.5	262.6	228.6	275.3	146.7	98.4	6.7	214.7	18.4
Others	-29.0	-9.8	-7.2	-33.6	-11.6	-26.4	-31.0	5.8	-11.9	-19.7	-18.0	5.8
QoQ	-10.8	26.0	10.0	34.3	43.3	36.9	20.7	9.3				
DRAM	-3.5	21.3	11.4	30.8	41.2	38.4	21.2	11.8				
NAND	-31.6	47.0	4.7	54.4	52.5	33.3	19.6	1.5				
Others	-28.6	26.0	10.0	-32.9	-5.0	5.0	3.0	3.0				
영업이익	7.4	9.2	11.4	19.2	30.4	43.3	53.0	58.6	23.5	47.2	185.3	255.8
DRAM	7.6	9.4	11.1	16.7	25.8	36.9	45.3	50.8	21.0	44.8	158.8	225.0
NAND	0.0	-0.2	0.3	2.4	4.6	6.3	7.6	7.7	2.6	2.5	26.3	30.6
YoY	157.8	68.5	61.9	137.6	309.0	370.0	365.3	205.1	TTB	101.3	292.2	38.0
DRAM	204.6	93.0	82.4	120.0	238.4	292.4	309.3	203.6	2,777.6	113.0	254.3	41.7
NAND	-100.0	TTR	-68.4	333.7	-	TTB	2,134.5	220.5	TTB	-3.6	939.6	16.6
QoQ	-7.9	23.8	23.6	68.7	58.4	42.3	22.3	10.6				
DRAM	0.2	23.6	17.5	51.3	54.1	43.3	22.5	12.2				
NAND	-100.0	TTR	TTB	606.3	89.1	37.7	21.5	1.3				
영업이익률	42.2	41.4	46.6	58.5	64.7	67.2	68.1	68.9	35.5	48.6	67.6	68.8
DRAM	54.0	55.0	58.0	67.1	73.2	75.8	76.6	76.9	46.6	59.6	76.0	76.3
NAND	0.0	-5.0	7.0	32.0	39.7	41.0	41.7	41.6	13.8	12.5	41.1	40.5
EBITDA	10.8	12.7	14.9	23.0	34.4	47.6	57.6	63.6	36.0	61.4	203.2	280.8
DRAM	8.8	10.6	12.2	17.9	27.0	38.2	46.5	52.1	25.3	49.5	163.8	231.0
NAND	0.0	-0.2	0.4	2.5	4.6	6.3	7.7	7.8	2.8	2.7	26.5	30.8
Capex	5.9	5.4	12.5	9.8	11.4	14.2	14.2	17.1	23.9	33.5	56.9	74.0
FCF(EBITDA-Capex)	4.9	7.3	2.5	13.2	23.0	33.3	43.4	46.5	12.1	27.9	146.3	206.8

Note: Capex는 C/F가 아닌 발표(자산인식) 기준, FCF = EBITDA - Capex,

자료: SK하이닉스, 미래에셋증권 리서치센터

그림 113. DRAM 사업부 응용별 매출액 및 영업이익률 추이



자료: SK하이닉스, 미래에셋증권 리서치센터


표 14. SK하이닉스 주요 제품별 추정치

(원, %)

	1Q25	2Q25	3Q25	4Q25P	1Q26F	2Q26F	3Q26F	4Q26F	2024	2025F	2026F	2027F
USD-KRW	1,453	1,402	1,386	1,450	1,443	1,445	1,445	1,445	1,363	1,422	1,444	1,431
QoQ/YoY	4.0	-3.5	-1.2	4.6	-0.5	0.2	0.0	0.0	4.4	4.3	1.5	-1.0
DRAM												
매출액 (US\$bn)	9.7	12.2	13.8	17.2	24.4	33.7	40.9	45.7	33.0	52.9	144.7	206.1
QoQ/YoY	-7.3	25.7	12.7	25.1	41.9	38.2	21.2	11.8	107.0	60.2	173.6	42.4
출하량 (bnGb)	19.5	24.2	26.1	26.3	27.0	29.8	31.4	31.9	79.0	96.2	120.1	142.1
QoQ/YoY	-8.0	24.0	7.5	1.0	2.4	10.7	5.2	1.5	14.9	21.8	24.9	18.4
ASP (US\$/Gb)	0.50	0.50	0.53	0.65	0.91	1.13	1.30	1.43	0.42	0.55	1.21	1.45
QoQ/YoY	0.8	1.4	4.9	23.8	38.5	24.9	15.1	10.1	80.1	31.5	119.1	20.2
Conventional DRAM												
매출액 (US\$bn)	5.4	7.0	8.0	11.7	19.0	27.2	32.9	36.1	22.9	32.1	115.2	170.5
QoQ/YoY	-9.7	30.4	14.7	45.0	63.2	43.0	20.8	10.0	69.0	40.1	259.2	48.0
출하량 (bnGb)	17.0	21.4	22.9	23.1	23.6	25.9	27.2	27.2	72.9	84.4	104.0	123.7
QoQ/YoY	-8.5	25.8	6.9	1.1	2.0	10.0	5.0	0.0	8.5	15.7	23.3	18.9
ASP (US\$/Gb)	0.32	0.33	0.35	0.50	0.81	1.05	1.21	1.33	0.31	0.38	1.11	1.38
QoQ/YoY	-1.3	3.6	7.3	43.4	60.0	30.0	15.0	10.0	55.7	21.1	191.4	24.4
HBM												
매출액 (US\$bn)	4.3	5.2	5.7	5.6	5.4	6.5	8.0	9.6	10.1	20.8	29.5	35.5
QoQ/YoY	-4.1	19.9	10.0	-3.0	-2.9	21.2	22.8	19.2	321.7	105.6	41.8	20.3
Portion in DRAM	44.7	42.6	41.6	32.3	22.1	19.4	19.6	20.9	30.7	39.4	20.4	17.2
출하량 (bnGb)	2.6	2.9	3.2	3.2	3.4	3.9	4.2	4.6	6.1	11.8	16.1	18.5
QoQ/YoY	-4.4	11.8	12.3	0.0	5.5	15.4	6.8	11.4	295.2	94.8	36.2	14.8
Portion in DRAM	13.0	11.8	12.3	12.2	12.5	13.1	13.3	14.5	7.7	12.3	13.4	13.0
ASP (US\$/Gb)	1.70	1.83	1.79	1.74	1.60	1.68	1.93	2.06	1.7	1.8	1.8	1.9
QoQ/YoY	0.4	7.3	-2.0	-3.0	-8.0	5.0	15.0	7.0	6.7	5.5	4.1	4.8
NAND												
매출액 (US\$bn)	2.2	3.3	3.5	5.2	8.0	10.6	12.7	12.9	13.9	14.3	44.2	52.8
QoQ/YoY	-34.3	52.4	6.0	47.6	53.2	33.0	19.6	1.5	90.5	2.3	210.0	19.5
출하량 (bnGB)	31.7	53.8	51.1	56.9	56.1	58.9	62.1	62.7	179.6	193.4	239.7	278.5
QoQ/YoY	-17.9	69.6	-5.0	11.3	-1.3	5.0	5.3	1.0	2.1	7.7	23.9	16.2
ASP (US\$/GB)	0.07	0.06	0.07	0.09	0.14	0.18	0.20	0.21	0.08	0.07	0.18	0.19
QoQ/YoY	-20.0	-10.2	11.5	32.6	55.3	26.7	13.5	0.5	86.5	-5.0	150.1	2.9


자료: SK하이닉스, 미래에셋증권 리서치센터

그림 114. SK하이닉스 12개월 선행 P/B 밴드 차트




자료: 미래에셋증권 리서치센터

그림 115. SK하이닉스 12개월 선행 P/E 밴드 차트



자료: 미래에셋증권 리서치센터


그림 116. SK하이닉스 순현금 추이 및 전망




자료: 미래에셋증권 리서치센터

그림 117. 메모리 업종 이익성장률 vs P/E 배수 분포

그림 118. 메모리 업종 ROE vs P/B 배수 분포



자료: Refinitiv, 미래에셋증권 리서치센터



자료: Refinitiv, 미래에셋증권 리서치센터

SK하이닉스 (000660)

예상 포괄손익계산서 (요약)

(십억원)	2024	2025F	2026F	2027F
매출액	66,193	97,147	274,244	371,734
매출원가	34,365	38,185	61,793	80,169
매출총이익	31,828	58,962	212,451	291,565
판매비와관리비	8,361	11,718	27,154	35,795
조정영업이익	23,467	47,244	185,296	255,770
영업이익	23,467	47,244	185,296	255,770
비영업손익	418	4,675	326	3,174
금융손익	-1,000	-464	376	3,225
관계기업등 투자손익	-38	-72	-68	-69
세전계속사업손익	23,885	51,919	185,622	258,944
계속사업법인세비용	4,088	8,161	29,851	41,635
계속사업이익	19,797	43,758	155,771	217,308
중단사업이익	0	0	0	0
당기순이익	19,797	43,758	155,771	217,308
지배주주	19,789	43,753	155,742	217,268
비지배주주	8	5	29	40
총포괄이익	21,044	43,199	155,771	217,308
지배주주	21,033	43,189	155,724	217,242
비지배주주	11	10	47	66
EBITDA	36,049	61,393	203,260	280,860
FCF	13,850	21,993	101,671	173,694
EBITDA 마진율 (%)	54.5	63.2	74.1	75.6
영업이익률 (%)	35.5	48.6	67.6	68.8
지배주주귀속 순이익률 (%)	29.9	45.0	56.8	58.4

예상 현금흐름표 (요약)

(십억원)	2024	2025F	2026F	2027F
영업활동으로 인한 현금흐름	29,796	45,794	149,118	235,375
당기순이익	19,797	43,758	155,771	217,308
비현금수익비용가감	17,054	17,332	47,420	63,482
유형자산감가상각비	11,985	13,323	17,166	24,292
무형자산상각비	596	826	798	798
기타	4,473	3,183	29,456	38,392
영업활동으로인한자산및부채의변동	-5,600	-7,070	-24,617	-7,022
매출채권 및 기타채권의 감소(증가)	-5,098	-9,185	-34,372	-9,806
재고자산 감소(증가)	167	-8,740	-35,151	-10,028
매입채무 및 기타채무의 증가(감소)	-1,103	1,733	6,013	1,715
법인세납부	-552	-7,618	-29,851	-41,635
투자활동으로 인한 현금흐름	-18,005	-33,944	-62,118	-70,727
유형자산처분(취득)	-15,898	-23,695	-47,447	-61,681
무형자산감소(증가)	-697	-2,183	-6,000	-6,000
장단기금융자산의 감소(증가)	-2,073	-1,970	-7,870	-2,245
기타투자활동	663	-6,096	-801	-801
재무활동으로 인한 현금흐름	-8,704	1,522	4,080	-1,352
장단기금융부채의 증가(감소)	-6,781	2,719	6,151	1,755
자본의 증가(감소)	115	270	0	0
배당금의 지급	-826	-1,677	-2,071	-3,107
기타재무활동	-1,212	210	0	0
현금의 증가	3,618	12,064	86,756	162,634
기초현금	7,587	11,205	23,269	110,025
기말현금	11,205	23,269	110,025	272,660

자료: SK하이닉스, 미래에셋증권 리서치센터

예상 재무상태표 (요약)

(십억원)	2024	2025F	2026F	2027F
유동자산	42,279	77,642	244,935	430,545
현금 및 현금성자산	11,205	23,269	110,025	272,660
매출채권 및 기타채권	13,234	21,978	56,919	66,887
재고자산	13,314	22,110	57,261	67,289
기타유동자산	4,526	10,285	20,730	23,709
비유동자산	77,576	99,201	141,235	185,696
관계기업투자등	1,941	3,223	8,347	9,808
유형자산	60,157	72,708	102,990	140,380
무형자산	4,019	5,254	10,457	15,659
자산총계	119,855	176,843	386,170	616,240
유동부채	24,965	41,988	94,034	108,881
매입채무 및 기타채무	9,244	15,352	39,759	46,721
단기금융부채	7,582	13,119	19,271	21,026
기타유동부채	8,139	13,517	35,004	41,134
비유동부채	20,974	19,052	22,634	23,656
장기금융부채	19,617	16,799	16,799	16,799
기타비유동부채	1,357	2,253	5,835	6,857
부채총계	45,940	61,040	116,668	132,537
지배주주지분	73,904	115,779	269,450	483,611
자본금	3,658	3,658	3,658	3,658
자본잉여금	4,487	4,757	4,757	4,757
이익잉여금	65,418	107,485	261,155	475,316
비지배주주지분	12	24	53	93
자본총계	73,916	115,803	269,503	483,704


예상 주당가치 및 valuation (요약)

	2024	2025F	2026F	2027F
P/E (x)	6.4	10.8	4.4	3.2
P/CF (x)	3.4	7.8	3.4	2.5
P/B (x)	1.7	4.0	2.5	1.4
EV/EBITDA (x)	3.9	7.7	3.0	1.6
EPS (원)	27,182	60,100	213,931	298,444
CFPS (원)	50,619	83,915	279,108	385,699
BPS (원)	104,567	161,977	373,063	667,238
DPS (원)	2,204	3,000	4,500	4,500
배당성향 (%)	7.7	4.7	2.0	1.4
배당수익률 (%)	1.3	0.6	0.8	0.8
매출액증가율 (%)	102.0	46.8	182.3	35.5
EBITDA증가율 (%)	506.5	70.3	231.1	38.2
조정영업이익증가율 (%)	흑전	101.3	292.2	38.0
EPS증가율 (%)	흑전	121.1	256.0	39.5
매출채권 회전율 (회)	6.7	5.6	7.1	6.1
재고자산 회전율 (회)	4.9	5.5	6.9	6.0
매입채무 회전율 (회)	16.7	12.6	9.1	7.5
ROA (%)	18.0	29.5	55.3	43.4
ROE (%)	31.1	46.1	80.9	57.7
ROIC (%)	25.4	43.3	117.9	113.1
부채비율 (%)	62.2	52.7	43.3	27.4
유동비율 (%)	169.3	184.9	260.5	395.4
순차입금/자기자본 (%)	18.3	-1.0	-32.7	-51.9
조정영업이익/금융비용 (x)	17.4	49.6	168.4	211.5

투자의견 및 목표주가 변동추이

제시일자	투자의견	목표주가(원)	과리율(%)		제시일자	투자의견	목표주가(원)	과리율(%)	
			평균주가대비	최고(최저)주가대비				평균주가대비	최고(최저)주가대비
삼성전자 (005930)					2026.01.30	매수	1,370,000	-35.82	-30.73
2026.02.23	매수	275,000	-	-	2026.01.19	매수	956,000	-18.37	-9.94
2026.01.30	매수	247,000	-31.01	-23.04	2025.12.15	매수	782,000	-15.38	-3.32
2026.01.12	매수	187,000	-19.63	-13.16	2025.11.17	매수	680,000	-19.03	-13.68
2025.12.15	매수	155,000	-21.84	-9.03	2025.10.29	매수	520,000	13.77	19.23
2025.10.31	매수	142,000	-27.74	-21.76	2025.10.29	매수	520,000	0.19	0.19
2025.10.15	매수	127,000	-21.89	-18.03	2025.10.13	매수	520,000	-8.35	2.88
2025.09.22	매수	111,000	-21.22	-14.95	2025.07.14	중립	300,000	-2.47	42.67
2025.09.15	매수	96,000	-17.24	-16.15	2025.04.25	매수	244,000	-4.68	21.72
2025.08.01	매수	88,000	-19.69	-14.32	2025.01.24	매수	277,000	-29.61	-21.12
2025.07.14	매수	78,000	-13.28	-6.92	2024.10.24	매수	270,000	-31.75	-16.48
2025.02.03	매수	80,000	-28.59	-20.25	2024.07.25	매수	260,000	-31.80	-23.19
2024.11.14	매수	84,000	-35.00	-30.60	2024.05.16	매수	240,000	-9.50	0.42
2024.05.16	매수	110,000	-34.12	-20.18	2024.04.26	매수	220,000	-19.14	-15.77
2024.01.03	매수	105,000	-27.24	-18.76	2024.03.05	매수	200,000	-12.72	-5.80
SK하이닉스 (000660)					2023.12.29	매수	173,000	-17.61	-3.76
2026.02.23	매수	1,540,000	-	-					

* 과리율 산정: 수정주가 적용, 목표주가 대상시점은 1년이며 목표주가를 변경하는 경우 해당 조사분석자료의 공표일 전일까지 기간을 대상으로 함



투자의견 분류 및 적용기준

기업	산업
매수 : 향후 12개월 기준 절대수익률 20% 이상의 초과수익 예상	비중확대 : 향후 12개월 기준 업종지수상승률이 시장수익률 대비 높거나 상승
중립 : 향후 12개월 기준 절대수익률 -10~10% 이내의 등락이 예상	중립 : 향후 12개월 기준 업종지수상승률이 시장수익률 수준
매도 : 향후 12개월 기준 절대수익률 -10% 이상의 주가하락이 예상	비중축소 : 향후 12개월 기준 업종지수상승률이 시장수익률 대비 낮거나 약화

매수(▲), Trading Buy(■), 중립(●), 매도(◆), 주가(—), 목표주가(→), Not covered(■)

* 2025년 5월 12일 기준으로 투자의견 분류기준 변경(Trading Buy 의견 삭제)

* 향후 12개월 기준 절대수익률 10% 이상, 20% 미만의 주가상승이 예상되는 종목은 금융투자분석사 재량에 따라 '매수' 또는 '중립' 의견으로 제시함

투자의견 비율

매수(매수)	Trading Buy(매수)	중립(중립)	매도
79.76%	1.19%	19.05%	0%

* 2025년 12월 31일 기준으로 최근 1년간 금융투자상품에 대하여 공표한 최근일 투자등급의 비율

Compliance Notice

- 당사는 자료 작성일 현재 SK하이닉스, 삼성전자 을(를) 기초자산으로 하는 주식워런트증권에 대해 유동성공급자(LP)업무를 수행하고 있습니다.
- 당사는 본 자료를 제3자에게 사전 제공한 사실이 없습니다.
- 본 자료를 작성한 애널리스트는 자료작성일 현재 조사분석 대상법인의 금융투자상품 및 권리를 보유하고 있지 않습니다.
- 본 자료는 외부의 부당한 압력이나 간섭없이 애널리스트의 의견이 정확하게 반영되었음을 확인합니다.

본 조사분석자료는 당사의 리서치센터가 신뢰할 수 있는 자료 및 정보로부터 얻은 것이나, 당사가 그 정확성이나 완전성을 보장할 수 없으므로 투자자 자신의 판단과 책임하에 종목 선택이나 투자시기에 대한 최종 결정을 하시기 바랍니다. 따라서 본 조사분석자료는 어떠한 경우에도 고객의 증권투자 결과에 대한 법적 책임소재의 증빙자료로 사용될 수 없습니다. 본 조사분석자료의 지적재산권은 당사에 있으므로 당사의 허락 없이 무단 복제 및 배포할 수 없습니다.